UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46507

13.4 EDK - 1.01a の SPI コアは正常に機能していたが 1.02a にアップデートすると機能しなくなる

説明

1.01.a バージョンの AXI_SPI コアを使用したデザインは正常に機能していましたが、1.02.a にアップデートしたら機能しなくなりました。

ソリューション


SPI コントローラーで自動スレーブ選択アサートを設定し (SPICR レジスタ ビット 7 を 0)、SS_O ポートが 32 ビット幅である場合、SS_O にビット スワップされた不正なデータが出力されます。

この問題を修正するために 1.02.a のコアにエンディアン スワップが導入されましたが、コアのチップ セレクト (CS) ピンのエンディアンネスも変更されます。parameterC_NUM_SS_BITS を 1 以外の値に設定している場合、CS ピンのエンディアンがスワップされます。プロジェクトを設計する際は、このことを考慮してください。

さらに質問がある場合は、ウェブケースを開いてザイリンクス テクニカル サポートにご連絡ください。
AR# 46507
作成日 11/13/2012
最終更新日 11/13/2012
ステータス アクティブ
タイプ 一般
ツール
  • EDK - 13.4
IP
  • AXI Serial Peripheral Interface