UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 46511

7 シリーズ FPGA デザイン アシスタント - リソース使用率を抑えるための SRL の使用方法

説明


このアンサーでは、デバイスのリソース使用率を抑えるためのシフト レジスタ ルックアップ テーブル (SRL) の使用方法を説明します。

注記 : このアンサーは、ザイリンクス 7 シリーズ FPGA ソリューション センター (ザイリンクス アンサー 46370) の一部です。7 シリーズ FPGA ソリューション センターには、7 シリーズ デバイスに関連するすべての質問への回答が含まれています。7 シリーズ FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス 7 シリーズ FPGA ソリューション センターから情報を入手してください。

ソリューション


SRL プリミティブはデザインで使用されるリソースを低減するために使用できます。フリップフロップを使用してシフト レジスタをインプリメントするのではなく、パフォーマンス用に最適化された SRL ブロックでシフト レジスタをデバイスにインプリメントできます。しかし、デザインに SRL を使用するには、リセットの使用に関して注意する必要があります。

リセットはデザイン内のシフト レジスタには使用しないでください。理由は SRL ブロック周辺に追加ロジックが必要となるので、パフォーマンスが低下し、シフト レジスタをインプリメントするのに必要なロジック数が増えるからです。

SRL の使用方法については、『HDL Coding Practices to Accelerate Design Performance White Paper』 (WP231) の SRL に関するセクションを参照してください。 http://japan.xilinx.com/support/documentation/white_papers/wp231.pdf

アンサー レコード リファレンス

関連アンサー レコード

AR# 46511
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加