説明

このサンプル デザインには、100 MHz の SPI クロックを使用して QSPI (リニア モード) 最大実効スループットを達成する方法が示されています。

注記: サンプル デザインはアンサーに添付されており、またアンサーの本文には Zynq-7000 で特定の機能をテストするための技術情報が記載されています。

コードの抜粋、スナップショット、図、またはザイリンクス ツールの特定バージョンでインプリメントされたデザインなどが含まれています。 

これらのヒントを今後のザイリンクス ツール リリースにアップデートして、サンプル デザインを必要に応じて修正することも可能です。

これらのサンプル デザインに対するサポートには制限があります。

インプリメンテーションの詳細
デザイン タイプ	PS のみ
ソフトウェア タイプ	スタンドアロン
CPU	シングル CPU @ 720 MHz
PS 機能	SPI クロック @ 100 MHz の QSPI (リニア モード) DMA DDR @ 533 MHz
PL コア	--
ボード/ツール	ZC702 (qspi ループバックをイネーブルにするため MIO[8] n.c. になるよう変更)
ザイリンクス ツール バージョン	EDK 14.1
その他の詳細	--
提供されているファイル
xdmaps_example_w_intr_14_2.c	コードの抜粋
ブロック図

ソリューション

概要

100 MHz の SPI クロックで、リニア モードの最大実効スループットを達成するため、DMA コントローラーが使用されています。

DMA は非常に柔軟性があり、リニア QSPI から DDR へのデータ伝送のため、数行のマイクロコードを実行することができます。

次は、LQSPI から DDR へ 256 KB を移動するミクロコードの例です。

DMAMOV CCR, SB16 SS32 DB16 DS32
DMAMOV SAR, 0xFC000000
DMAMOV DAR, 0x00300000
DMALP 256
DMALP 256
DMALD
DMAST
DMALPEND
DMALPEND
DMAEND

QSPI はリニア モードで動作するように設定されています (シングル SPI フラッシュ メモリ、高速読み出しクワッド I/O (LQSPI_CFG = 0x82FF04EB )) 。

SPI 基準クロック: 200 MHz

SPI クロック: 100 MHz (DIV2 あり)

CPU は 720 MHz、DDR は 533 MHz で実行されます。

伝送時間は、CP15 パフォーマンス モニター レジスタでの経過カウンターをカウントすることで計算されます。

詳細手順

1. ザイリンクス SDK を開きます。
2. Zynq の空のアプリケーション プロジェクトを作成します。
3. 添付の xdmaps_example_no_intr.c をインポートします (LQSPI を取り入れるためにツールで提供されているサンプルから変更)。
   
4. SRC_LQSPI が定義されていて PROCESSOR_TICKS_TO_US がシステム設定と一致していることを確認します。

注記: 14.2 でテストされたサンプルも添付されています。 

「伝送時間」の計算は含まれていませんが、QSPI からデータを読み出すための DMA 使用方法が示されています。

結果

次は 1.0 シリコンの結果です。

添付ファイル

関連添付ファイル

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード