このサンプル デザインでは、 XILINX HW_FMC-105-DEBUG ボードへの接続に ZC702 ボードの FMC1 コネクタが使用されます。
TRACE ポートは、EMIO を介して FMC-105 上の Mictor コネクタに配線されます。
インプリメンテーションの詳細
デザイン タイプ: PS および FPGA
ソフトウェア タイプ: スタンドアロン
PS 機能: TRACE
PL コア: ---
ボード/ツール: ZC702
ソフトウェア ツール/バージョン: EDK 14.7
その他の詳細:
シングル コア CPU @ 720MHz、FCLK (EMIOTRACECLK ) @ 200MHz、TRACECLK_pin @ 100MHz
提供されているファイル
アーカイブされた XPS プロジェクト
ps7_init.tcl
デザインでは、FCLK_CLK0 が EMIO ポートの EMIOTRACECLK に供給され、FCLK_CLK0 が 2 で分周されたクロックが外部ポート TRACECLK_pin に供給されます。
これは、ARM で 2 つのクロック TRACECLKIN および TRACECLK (TRACECLK = TRACECLKIN/2) が個別に定義されているからです。
TRACECLKIN は CoreSight コンポーネントへの入力クロック、TRACECLK は Lauterbach デバッガーに供給される出力クロックです。
EMIO では、EMIOTRACECLK ポートは実際には TRACECLKIN です。PL でこのクロックの 2 分周バージョンを生成して、TRACECLK_pin に供給する必要があります。
DBG_CLK_CTRL レジスタの trace のソース クロックとして EMIO TRACECLK が必ず選択されるようにしてください。0xF8000164 のビット 6 は 1 に設定する必要があります。
詳細手順
注記 3 : Zynq-7 Processing Wizard 5.5 (2014.4) では TRACE_CLK_OUT 信号が TPUI インターフェイスからの出力になります。
この TPUI の TRACE_CLK_OUT 出力信号はクロック出力のユーザー選択可能なソースにできます。
この TRACE_CLOCK_OUT クロックは TRACE_X ポート インターフェイスに使用できます。
結果
これで、TRACE ポートは機能します。
タイトル | サイズ | ファイルタイプ |
---|---|---|
zc702_etm_147.zip | 2 MB | ZIP |
zc702_etm_2014_1.zip | 54 KB | ZIP |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
50863 | Zynq-7000 SoC - デバッグ | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
60901 | 2014.1 IPI、Zynq - EMIO トレース出力に別のデータ幅を選択する方法 | N/A | N/A |
60755 | Zynq-7000 SoC – 2014.1 でEMIO TPIU をイネーブルにするとブートされない | N/A | N/A |
AR# 46915 | |
---|---|
日付 | 11/13/2017 |
ステータス | アクティブ |
種類 | 一般 |
デバイス | |
ツール | |
Boards & Kits |