UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47025

MIG Virtex-6 DDR2/DDR3 - x4 RDIMM のマッピングが不正

説明

MIG では、4 RDIMM の dq-dqs マッピングに線形アドレス スキームが生成されますが、これはメモリ パーツでは非線形です。  

ソリューション

この相違は MIG v3.9 で発見されたもので、不正な x4 RDIMM ピン割り当ての原因となります。

MIG v3.91 から、MIG GUI に x4 RDIMM を選択した場合にメモリ パーツのデータシートに従い x4 RDIMM のピンが割り当てられないことを示すメッセージが表示されるようになっています。

現時点では、この問題が修正される予定はありません。x4 RDIMM のみに影響します。

この問題を回避するには、モジュールがターゲットにされるよう手動で RTL を修正します。 

dq-dqs マッピングの違いを説明するため、『Virtex-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG406) に表 1-92 が追加されています。この行を x4 RDIMM ピン マップ例として使用できます。
AR# 47025
日付 08/28/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6
ツール
  • ISE Design Suite
IP
  • MIG Virtex-6 and Spartan-6
このページをブックマークに追加