UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47051

MIG Virtex-6 QDRII+ cq_n 信号が MAP で削除される

説明

MIG QDRII+ SRAM サンプル デザインを使用する場合、qdriip_cq_n 信号は MAP の最適化で削除されます。

これは予測される動作ですか。

ソリューション

メモリ インターフェイスが 250MHz 未満で実行される場合、これらの警告は無視しても問題ありません。


qdriip_cq_n クロックは位相検出器の回路でのみ使用されますが、このロジックは 250MHz 未満のメモリ レートではオフになります。  


このため、これらの信号は 250MHz 未満で実行される QDRII+ デザインでは必要ありません。

 

 

改訂履歴

2014/2/09 - 内容をアップデート

 

 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
39423 MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる N/A N/A
AR# 47051
日付 01/07/2015
ステータス アクティブ
種類 一般
IP
  • MIG Virtex-6 and Spartan-6
このページをブックマークに追加