UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47074

Virtex-6 Integrated Block Wrapper v1.7 for PCI Express - ルート ポートのコンフィギュレーション空間レジスタに書き込むことができない

説明

Virtex-6 Integrated Block Wrapper v1.7 for PCI Express のコンフィギュレーション空間にアクセスしようとしています。

提供されているルート ポート コンフィギュレーションのサンプル デザインを使用しています。

VHDL のコアを生成しました。

ユーザー ガイドに記載されているとおりに管理インターフェイスを介してコンフィギュレーション レジスタに値を書き込みましたが、値が書き込まれません。

ソリューション

example_design ディレクトリにある Xilinx_pcie_2_0_rport_v6.vhd ファイルを次のように変更します。

変更前 :

signal cfg_wr_rw1c_as_wr_n : std_logic;

変更後 :

signal cfg_wr_rw1c_as_wr_n : std_logic := '1';


改訂履歴
2012/04/10 - 初版
AR# 47074
日付 03/26/2015
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LXT
  • Virtex-6 SXT
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加