UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47249

2012.1 Vivado HLS - 相互排他的なメモリ アクセスが MUX にインプリメントされず、「"@W [SCHED-69] Unable to schedule 'load' operation on array 'x' due to limited resources (II = 1)」とレポートされる

説明

次の例では、Vivado HLS で警告メッセージが表示され、結果が予測される II およびパイプライン結果以下となります。

擬似コード :

If (condition) 
R = M[ax] ;
Else
R = M[ay];

@W [SCHED-69] Unable to schedule 'load' operation on array 'M' due to limited resources (II = 1).
@I [SCHED-61] Pipelining result: Target II: 1, Final II: 2, Depth: 3.

ソリューション

Vivado HLS で HDL 出力が確実に最適化されるように、コードを次のように変更します。 

If (condition) 
   A = ax ;
Else
   A = ay;
// next do the actual read
R=M[A];

この問題は、Vivado 2012.2 で修正されています。

AR# 47249
日付 06/25/2014
ステータス アクティブ
種類 ソリューション センター
ツール
  • AutoESL - 2010.b
  • AutoESL - 2011.1
  • AutoESL - 2011.3
  • AutoESL - 2011.4
このページをブックマークに追加