UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 47265: LogiCORE IP DisplayPort v3.1 (Vivado 2012.1) - ターゲット言語が VHDL に設定されていると合成でエラーが発生する

AR# 47265

LogiCORE IP DisplayPort v3.1 (Vivado 2012.1) - ターゲット言語が VHDL に設定されていると合成でエラーが発生する

説明

ターゲット言語を VHDL に設定すると合成でエラーが発生するのはなぜですか。

ソリューション

これは、Vivado で不正な VHDL ラッパーが生成されるために発生する既知の問題です。

オプションのポートが適切に接続されず、合成でエラーが発生します。

この問題は、Vivado 2012.2 に含まれる DisplayPort 3.2 で修正されています。

LogiCORE IP DisplayPort のリリース ノートおよび既知の問題は、(ザイリンクス アンサー 33258) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33258 LogiCORE IP DisplayPort - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33258 LogiCORE IP DisplayPort - リリース ノートおよび既知の問題 N/A N/A
AR# 47265
日付 08/18/2014
ステータス アーカイブ
種類 一般
IP
  • DisplayPort

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加