UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47443

7 シリーズ FPGA GTH トランシーバーのパワーアップ/パワーダウンに関するデザイン アドバイザリ

説明

このアンサーでは、7 シリーズ GTH トランシーバーのパワーアップ/パワーダウン シーケンスに関する推奨事項を示します。

ソリューション

1) 推奨されるパワーアップ/パワーダウン シーケンス:

電流引き込みを最小にするために推奨されるパワーアップ シーケンスは、VCCINT、VMGTAVCC、VMGTAVTT または VMGTAVCC、VCCINT、VMGTAVTT です。VMGTVCCAUX には推奨されるシーケンスはありません。VMGTAVCC および VCCINT は同時に電源投入できます。電流引き込みを最小にするために推奨されるパワーダウン シーケンスは、パワーアップ シーケンスの逆になります。

推奨されるシーケンスを使用しない場合、パワーアップおよびパワーダウン中の VMGTAVTT からの電流引き込みが仕様よりも高くなる可能性があります。

  • VMGTAVTT が VMGTAVCC の前に電源投入され、VMGTAVTT - VMGTAVCC > 150 mV、VMGTAVCC < 0.7V の場合、VMGTAVCC が立ち上がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 460 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TMGTAVCC になる可能性があります (GND から VMGTAVCC の 90% へのランプ時間) 。
  • VMGTAVTT が VCCINT の前に電源投入され、VMGTAVTT - VCCINT > 150 mV、VCCINT < 0.7V の場合、VCCINT が立ち上がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 50 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TVCCINT になる可能性があります (GND から VCCINT の 90% へのランプ時間) 。
  • VMGTAVTT が VMGTAVCC の前に電源投入され、VMGTAVTT - VMGTAVCC > 150 mV、VMGTAVCC < 0.7V の場合、VMGTAVCC が立ち下がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 460 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TMGTAVCC になる可能性があります (VMGTAVCC の 100% から 10% へのランプ時間) 。
  • VCCINT が VMGTAVTT の前に電源投入され、VMGTAVTT - VCCINT > 150 mV、VCCINT < 0.7V の場合、VCCINT が立ち下がるときに VMGTAVTT の電流引き込みがトランシーバーごとに 50 mA 増加する可能性があります。電流引き込みの期間は最高 0.3* TVCCINT になる可能性があります (VCCINT の 100% から 10% へのランプ時間) 。

2) 7 シリーズ GTH トランシーバー初期 ES シリコンおよび GES シリコンのみ

推奨されるパワー アップ シーケンスに従った場合、VMGTAVCC は推奨動作範囲内であり、VMGTAVTT は 0.7V 未満ですが、GTH トランシーバーごとに VMGTAVCC から 70mA の追加電流が発生します。使用されているトランシーバーの数によりますが、この追加電流は XPE でレポートされるものよりも大きいことがあります。

次の手順に従って、VMGTAVCC の電源供給レギュレータが十分であるかを判断してください。

  1. 表 1 「Virtex-7 FPGA GTX/GTH トランシーバーのパッケージ別の電源グループ」を参照して、電源グループごとの区画 (QUAD) の総数を確認します。
  2. 表 2 「1 つの電源グループの区画 (QUAD) 数に対する GTH の VMGTAVCC 電流の合計」を参照して、電源グループごとの VMGTAVCC 電流の最大値を確認します。
  3. XPE の [GTH] タブで、使用トランシーバー数に基づいて電源グループごとの VMGTAVCC の消費電力を算出します。
  4. 手順 3 で XPE から得られた値が手順 2 で得られた値以上である場合は、変更は不要です。
  5. 手順 3 で XPE から得られた値が手順 2 で得られた値未満である場合は、VMGTAVCC の電源レギュレータをこの追加電流を考慮して変更することをお勧めします。


表 1: Virtex-7 FPGA GTX/GTH トランシーバーのパッケージ別の電源グループ

MGTMGTMGTMGTMGTMGTMGTMGTMGTMGTMGTMGT
210211212213214215216217218219220221
110111112113114115116117118119120121
XC7V585T-FFG1157 G10G10
(RCAL)
G10G11G11
XC7V585T-FFG1761 G10G10G10G10G10
(RCAL)
G10G11G11G11
XC7V2000T-FHG1761 G10G10
(RCAL)
G10G10G10
(RCAL)
G10G11G11
(RCAL)
G11
XC7V2000T-FLG1925 G10
(RCAL)
G10G11G11
(RCAL)
XC7VX330T-FFG1157 G10G10
(RCAL)
G10G11G11
XC7VX330T-FFG1761 G10G10G10
(RCAL)
G10G11G11G11
XC7VX415T-FFG1157 G10G10
(RCAL)
G10G11G11
XC7VX415T-FFG1158左側 G20G20
(RCAL)
G20G21G21G21
右側 G10G10
(RCAL)
G10G11G11G11
XC7VX415T-FFG1927左側 G20G20
(RCAL)
G20G21G21G21
右側 G10G10
(RCAL)
G10G11G11G11
XC7VX485T-FFG1157左側
右側 G10G10
(RCAL)
G10G11G11
XC7VX485T-FFG1761左側
右側 G10G10G10
(RCAL)
G10G11G11G11
XC7VX485T-FFG1158左側 G20G20
(RCAL)
G20G21G21G21
右側 G10G10
(RCAL)
G10G11G11G11
XC7VX485T-FFG1927左側 G20G20G20
(RCAL)
G20G21G21G21
右側 G10G10G10
(RCAL)
G10G11G11G11
XC7VX485T-FFG1930左側
右側 G10G10G10G11
(RCAL)
G11G11
XC7VX550T-FFG1158左側 G20G20
(RCAL)
G20G21G21G21
右側 G10G10
(RCAL)
G10G11G11G11
XC7VX550T-FFG1927左側G19G19G19G20G20G20
(RCAL)
G20G21G21G21
右側G9G9G9G10G10G10
(RCAL)
G10G11G11G11
XC7VX690T-FFG1157左側
右側 G10G10
(RCAL)
G10G11G11
XC7VX690T-FFG1761左側
右側 G10G10G10G10G10
(RCAL)
G10G11G11G11
XC7VX690T-FFG1158左側 G20G20
(RCAL)
G20G21G21G21
右側 G10G10
(RCAL)
G10G11G11G11
XC7VX690T-FFG1926左側 G20G20G21G21G21
(RCAL)
G22G22G22
右側 G10G10G11G11G11
(RCAL)
G12G12G12
XC7VX690T-FFG1927左側G19G19G19G20G20G20
(RCAL)
G20G21G21G21
右側G9G9G9G10G10G10
(RCAL)
G10G11G11G11
XC7VX690T-FFG1930左側
右側 G10G10G10
(RCAL)
G11G11G11
XC7VX980T-FFG1926左側 G20G20G21G21G21
(RCAL)
G22G22G22
右側 G10G10G11G11G11
(RCAL)
G12G12G12
XC7VX980T-FFG1928左側G20G20G20
(RCAL)
G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側G10G10G10
(RCAL)
G11G11G11
(RCAL)
G12G12G12
(RCAL)
XC7VX980T-FFG1930左側
右側 G10G10G10
(RCAL)
G11G11G11
XC7VX1140T-FLG1926左側 G20G20
(RCAL)
G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側 G10G10
(RCAL)
G11G11G11
(RCAL)
G12G12G12
(RCAL)
XC7VX1140T-FLG1928左側G20G20G20
(RCAL)
G21G21G21
(RCAL)
G22G22G22
(RCAL)
G23G23G23
(RCAL)
右側G10G10G10
(RCAL)
G11G11G11
(RCAL)
G12G12G12
(RCAL)
G13G13G13
(RCAL)
XC7VX1140T-FLG1930左側
右側 G10G10G10
(RCAL)
G11G11G11
(RCAL)
XCV7H580T-HCG1155左側 G20G20G20
(RCAL)
右側 G10G10G10
(RCAL)
XCV7H580T-HCG1931左側 G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側 G11G11G11
(RCAL)
G12G12G12
(RCAL)
XCV7H580T-HCG1932左側 G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側 G11G11G11
(RCAL)
G12G12G12
(RCAL)
XCV7H870T-HCG1931左側 G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側 G11G11G11
(RCAL)
G12G12G12
(RCAL)
XCV7H870T-HCG1932左側G20G20G20
(RCAL)
G21G21G21
(RCAL)
G22G22G22
(RCAL)
右側G10G10G10
(RCAL)
G11G11G11
(RCAL)
G12G12G12
(RCAL)

注記:

  1. QUAD113 と QUAD213 の電源ピンおよびピン配置は、XC7VX485T、XC7VX550T、XC7VX690T にスムーズに移行/変換できます。
  2. QUAD110、QUAD210、QUAD111、QUAD211 の電源ピンおよびピン配置は、XC7VX550T にスムーズに移行/変換できます。

表 2: 1 つの電源グループの区画 (QUAD) 数に対する GTH の VMGTAVCC 電流の合計

1 つの電源グループの区画 (QUAD) 数

電源グループごとの VMGTAVCC 電流 (mA)

6

1680

4

1120

3

840

2

560

1

280

3) よく寄せられる質問 (FAQ):


1) 同時電源投入: VMGTAVCC および VMGTAVTT、VCCINT および VMGTAVTT、またはこれら 3 つに同時に電源を投入しても大丈夫ですか。この場合、追加の電流引き込みはありますか。

電源投入中に VMGTAVCC < 0.7V (図の時間 T1) および VMGTAVTT - VMGTAVCC <= 150mV の場合、追加の電流引き込みはありません。電源投入中に VMGTAVCC >= 0.7V (図の時間 T1) の場合、VMGTAVTT の値にかかわらず、追加の電流引き込みはありません。

電源投入中に VMGTAVCC < 0.7V (図の時間 T1) および VMGTAVTT- VCCINT <= 150mV の場合、追加の電流引き込みはありません。電源投入中に VCCINT >= 0.7V (図の時間 T1) の場合、VMGTAVTT の値にかかわらず、追加の電流引き込みはありません。

これらの条件が満たされない場合は、追加電流を考慮する必要があります。


 

2) VMGTAVTT vs VMGTAVCC および VMGTAVTT vs VCCINT の両方のシーケンスに従わない場合、VMGTAVTT の追加電流は累積しますか。

電源電流は累積増加します。両方の条件が同時に発生している場合は、VMGTAVTT で合計 510mA の追加電流が発生します。


3) この追加電流はどのように影響しますか。 また、この追加電流はいつ発生しますか。

この追加電流は、パワーアップおよびパワーダウンのランプ時にのみ発生します。GTH トランシーバーに電源が投入されて動作しはじめると、影響はなくなります。


4) 追加電流引き込みを回避するための推奨パワー シーケンスに関する主な注意点は何ですか。

VMGTAVTT は最後に電源投入する必要があります。VMGTAVCC および VCCINT は、VMGTAVTT の前に電源投入する必要がありますが、この 2 つのどちらを先に電源投入してもかまいません。VMGTAVCCAUX には推奨されるシーケンスはありません。これらが、推奨されるシーケンスを達成し、電流引き込みが発生しないようにするための基準です。

改訂履歴

2016/10/20パワーダウン中の追加電流引き込みの条件を追加
2012/11/09表 1 をすべての Virtex-7 デバイスおよびパッケージの最新情報でアップデート
2012/08/22セクション (2) が IES と GES の GTH シリコンにのみ適用されるという情報を追加
2012/08/17VMGTAVTT に VMGTAVCC の前に電源が供給され、VMGTAVTT - VMGTAVCC > 150 mV および VMGTAVCC < 0.7V の場合の VMGTAVTT の追加電流引き込み値を 460mA に変更
2012/07/19説明をより明確にするため、電流引き込みの期間、同時電源投入に関する情報をアップデート、FAQ に項目を追加
2012/06/08パワー シーケンスの推奨事項と FAQ セクションを追加
2012/05/23タイトルにトランシーバー パワーアップを追加
2012/05/02初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42944 Virtex-7 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
AR# 47443
日付 10/28/2016
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Virtex-7
このページをブックマークに追加