UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47499

SelectIO デザイン アシスタント - ソフトウェアでのオンチップ終端の設定

説明

オンチップ終端には 3 つのタイプがあります。

  1. DCI
  2. DIFF_TERM
  3. IN_TERM/OUT_TERM


これらをソフトウェアで設定するにはどうしたらよいでしょうか。

ソリューション

DCI:

ソフトウェアで DCI を選択するには、DCI 用の IOSTANDARD が選択されている必要があります。 

たとえば、DCI の SSTL15 の場合は、SSTL15_DCI IOSTANDARD を使用します。 

デバイス ファミリのユーザー ガイドには、通常、このタイプの終端をイネーブルにするとどうなるかが記載されています。SSTL15 の場合、入力に分割終端が設定されます。

注記: DCI を使用するには、Vrp/Vrn 基準抵抗をボード上に反映させておくというハードウェア要件があります。Vrp/Vrn の値および要件については、デバイスの SelectIO ユーザー ガイドを参照してください。

一部の DCI IOSTANDARD には基準抵抗は不要で、これもデバイスの SelectIO ユーザー ガイドに記載されています。


互換性のある IOSTANDARD が使用されている場合は、近接するバンクで基準抵抗を共有できます。これは DCI カスケードと呼ばれます。

DCI カスケードの説明および互換性要件については、デバイスの SelectIO ユーザー ガイドを参照してください。

DCI カスケードをソフトウェアで設定するには、UCF に DCI_CASCADE 制約を追加します。

最初に指定するバンクがマスターで、それ以降のバンクはスレーブになります。 

マスター バンクには Vrp/Vrn が接続されます。

CONFIG DCI_CASCADE = "<master> <slave1> <slave2> ...";

CONFIG DCI_CASCADE = "11 13 15 17";

新しいファミリの場合は XDC 制約を使用します。その場合は次のように指定します。

set_property dci_cascade {11} [get_iobanks 13 15 17]
この場合も最初に指定するのがマスターで、後に続くバンクはスレーブです。


DCI カスケードについては、(Xilinx Answer 38913) を参照してください。

7 シリーズ デバイスでサポートされている VRP/VRN 抵抗値については、(Xilinx Answer 47145) を参照してください。

基準抵抗の電圧規格については、(Xilinx Answer 11794) を参照してください。


DIFF_TERM:

7 シリーズまでのデバイス ファミリで DIFF_TERM を設定する方法については、(Xilinx Answer 37171) を参照してください。

7 シリーズ デバイスでは双方向の LVDS がサポートされています。DIFF_TERM の影響については、(Xilinx Answer 62063) を参照してください。


UltraScale アーキテクチャの場合は、差動入力終端は DIFF_TERM または DIFF_TERM_ADV 属性を使用してイネーブルにできます。

  • DIFF_TERM = TRUE は自動的に DIFF_TERM_ADV = TERM_100 にマップされます。
  • DIFF_TERM = FALSE は自動的に DIFF_TERM_ADV = TERM_NONE (デフォルト) にマップされます。


DIFF_TERM_ADV 属性の許容値は次のようになっています。

  • DIFF_TERM_ADV = TERM_NONE (デフォルト)
  • DIFF_TERM_ADV = TERM_100


DIFF_TERM_ADV 属性には XDC ファイルで次の構文が使用されます。

set_property DIFF_TERM_ADV value [get_ports port_name]


UltraScale をターゲットにしてこの属性を使用する場合は注意が必要です。2016.1 リリース以前に、この属性が UltraScale デバイスに正しく適用されなかったケースがカスタマーから報告されています。

詳細は、(Xilinx Answer 67219) を参照してください。


IN_TERM/OUT_TERM:

キャリブレートされていない入力および出力の終端は、Vivado GUI または XDC ファイルで設定できます。

使用しているデバイスで、キャリブレートされていない終端にはどういう選択肢があるのかを確認するには、SelectIO ユーザー ガイドを参照してください。



注記: IN_TERM および OUT_TERM がサポートされているのは Spartan-6 のみです。

7 シリーズのハイ レンジ バンクでは IN_TERM がサポートされています。

UltraScale では、キャリブレートされていない入力終端がサポートされています。


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47225 SelectIO デザイン アシスタント - 伝送ラインの終端方法 N/A N/A

関連アンサー レコード

AR# 47499
日付 06/02/2017
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Spartan-6 LX
  • More
  • Spartan-6 LXT
  • Spartan-6Q
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Virtex-6QL
  • Virtex-7
  • Virtex-7 HT
  • Zynq-7000
  • Less
このページをブックマークに追加