AR# 47512

Zynq-7000 SoC、DDR - LPDDR2 のダイナミックなクロック停止の再起動が早すぎる

説明

LPDDR2 コントローラーは、実行するメモリ トランザクションがない場合に DRAM クロックを停止するため、およびメモリ リクエストが受信された場合にクロックを再起動するためにプログラムできます。 

コントローラーは、トランザクション キューが空になるとクロックを正しく停止しますが、クロックが再起動されると、DRAM トランザクションをすぐに発行します。tXP タイミング パラメーターの値が認識されません。

LPDDR2 の clock-stop 機能を使用しないか、DRAM アクティビティがない場合にのみソフトウェアが clock-stop をイネーブル/ディスエーブルにするように設定します。

ソリューション

影響: 深刻な問題ではありません。「回避策の詳細」を参照してください。
回避策:stop-clock 機能を使用しないようにするか、
DRAM がアクティブでないときに stop-clock 機能を手動でプログラムします。
対象となる
構成:
LPDDR2 モードで PS DDR コントローラーを使用するシステム
対象となるデバイス リビジョン:(Xilinx Answer 47916) - 「Zynq-7000 デザイン アドバイザリ マスター アンサー」を参照してください。


LPDDR2 で clock_phy_stop がイネーブルの場合、コントローラーはトランザクション キューが空になるたびに DRAM へのクロックを正しく停止します。コントローラーは、クロックを再起動する前に、tXP + 2 クロック サイクル分 (訳 5 クロック サイクル) 待機するはずなのですが、待機しません。 

必要な遅延周期より前にトランザクション キューに新しいトランザクションが入ると、LPDDR2 クロックが早く再起動されすぎることがあります。

回避策の詳細: clock-stop 機能が必要な場合、ソフトウェアで reg_ddrc_clock_stop_en ビットをアサートしてクロックを停止する必要があります。 ホスト インターフェイスにトラフィックが確実にない場合にのみこれを処理する必要があります。ソフトウェアはクロックが再びイネーブルにする前に tXP + 2 クロック サイクル分待機する必要があります。

AR# 47512
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス