説明

NAND フラッシュ コントローラーは、通常データ転送間のチップ セレクト (CS) をディアサートし、データ トランザクションとコマンド操作間にチップ セレクトをアサートさせたままにします。このプロトコルは、ほとんどのデバイスで同じですが、操作によっては、コントローラーがデータ操作後にコマンド操作を実行しようとすると間違って認識されることがあり、コントローラーが 2 つのデータ トランザクション間にチップ セレクトをアサートさせたままにすることがあります。

これは、ECC がディスエーブルになっている場合は回避されます。ECC がイネーブルになっている場合は次を実行してください。

• 書き込みにフル コマンドを使用します。
• ブロックの読み出し間で ECC コードを読み出します。

ソリューション

SMC は、データ フェーズ アクセス間で CS を Low にしておく必要のある NAND デバイスおよびこの要件のないデバイスがサポートされるように設計されています。どちらのメモリ タイプも満足させるため、ECC ブロックはコマンドを発行しようとするところであれば、ブロック転送終了後に CS をディアサートしませんが、操作モードによっては (特に、列変更コマンドがイネーブルで、ソフトウェアがブロック間の ECC コードを読み出していない場合)、SMC は操作を実行しようとするところであると間違って認識し、CS をディアサートするリクエストをキャンセルしてしまいます。

影響の詳細 : 上記のような状況の場合は、CS はディアサートされません。次のトランザクションを作成するために必要なデータまたはコードが同じ EBI を使用して格納されない場合は、このためにデッドロックになる可能性があります。