UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47521

Zynq-7000 SoC、DDR - DCI Quiet モードはサポートされない

説明

v1.5 以降の『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) の第 10 章に含まれているキャリブレーション表に沿って DDR I/O バッファー (DDRIOB) DCI インピーダンス調整モード (slcr.DDRIOB_DCI_CTRL [UPDATE_CONTROL]) を設定する必要があります。

ソリューション

影響: 低い
回避策:なし。
対象となる構成: PS の DDR を使用するシステム
対象となるデバイス リビジョン:(Xilinx Answer 47916) - 「Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点」を参照してください。


2013 年 1 月: VRN/VRP で基準抵抗がサンプリングできるようにするには、DCI 操作に対して slcr.DDRIOB_DCI_CTRL.UPDATE_CONTROL を 0 に設定する必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47521
日付 06/13/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加