AR# 47548

説明

SMP 環境のプロセッサ動作で、ある読み出しアクセスが、同じメモリ ロケーションにアクセスする後続の読み出しにバイパスされてしまうことがあります。[Normal Memory Write-Back Shared] になっているメモリ領域への読み出しアクセスに対してのみ、この問題は発生します。

これはよく発生する問題ではなく、回避策が複数あります。

ソリューション

ARM アーキテクチャおよび一貫性に関する一般的なルールでは、アクセス順序を監視するため、読み出しは同じメモリ ロケーションにアクセスする必要があります。一部の内部再生パス構造のため、プロセッサで、ある読み出しアクセスが同じメモリ ロケーションにアクセスする後続の読み出しにバイパスされることがあり、値がプログラム順序どおりではなくなってしまいます。

この問題は、SMP モードのプロセッサで [Normal Memory Write-Back Shared] と設定されているメモリ領域でのみ発生します。

回避策の詳細

• 特定の読み出し順序が求められる揮発性のあるメモリ エリアで、標準 LDR ではなく LDREX 命令を使用します。
• この厳しい順序ルールが必要な LDR の間に DMB 命令を挿入します。これは、ツール チェーン統合に推奨される回避策です。

この問題は、LDREX、LDREXB、LDREXH および LDREXD を除く、すべてのタイプのメモリ ロード命令に影響します。

高位言語の場合、コンパイラにより最適化が行われるか、または同じメモリ ロケーションへの複数のアクセスの順序が再度決定されるので、揮発性として宣言されているメモリ ロケーションのみにこの問題が発生するものと考えられます。また、この問題の引き金となるコンディションを防ぐには、2 つのロード間にバリア操作を介入させることで十分であり、ロックフリーのプログラミング メソドロジのみが問題の影響を受けます。

注記: 標準メモリにアクセスしない限り LDREX の使用は予測がつきません。このため 2 番目のシーケンスは、メモリの揮発性オブジェクトにアクセスするための一般的な回避策としては使用することはできません。

アンサー レコード リファレンス

マスター アンサー レコード