UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47578

Zynq-7000 AP SoC、DevC - DevC インターフェイスを介したビットストリームの PL リードバックができない

説明

DevC インターフェイスを介した PL リードバック ファンクションは PL がコンフィギュレーションされた後のみにサポートされています。

ソリューション

影響 :

深刻な問題ではありません。PL がコンフィギュレーションされる前に PL リードバックが実行されると、リードバック値が未定義になります。リードバックが必要なシナリオには、SEU 検出、PL IDCODE の読み出し、パーシャル リコンフィギュレーションなどがあります。

回避策 :

PCAP から PL リードバックを実行する前に PL をコンフィギュレーションします。

対象となるコンフィギュレーション :

PL コンフィギュレーション レジスタを読み出す、または DevC インターフェイスを介して PL コンフィギュレーション デザイン データをリードバックする PS が必要なシステム。

対象となるデバイス リビジョン :

(ザイリンクス アンサー 47916) - 「Zynq-7000 AP SoC シリコン リビジョンの違い」を参照してください。.

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47916 Zynq-7000 AP SoC デバイス - シリコン リビジョン間の相違点 N/A N/A
AR# 47578
日付 06/04/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
  • XA Zynq-7000
  • Zynq-7000Q
このページをブックマークに追加