説明 | バージョン |
(HDL) 同期クロック ドメイン交差はクロック コンバーター モジュール内で完全に実行されるので、マルチサイクル クロック制約は不要になり、生成されなくなりました。ACLK 周期パラメーターは非同期クロック変換専用で、ACLK 周期が指定されていない場合でも TIG を使用し非同期 CDC クロック制約が適用されます。 | 1.06.a |
(HDL) 非同期クロック ドメイン交差は、fifo_generator を 5 回呼び出すのではなく、5 チャネル AXI FIFO のインスタンスを 1 つ使用して (インスタンス スロットごと) 実行されるようになりました。 このため、コンパイル時間が短縮されるようになりました。非同期 CDC のタイミング制約は、インターコネクト インスタンスで非同期変換が実行される場合のみ条件付で生成されます。 | 1.06.a |
(Tcl) C_INTERCONNECT_DATA_WIDTH が MI の最大値よりも小さい、またはすべての SI/MI スロットと異なる、C_INTERCONNECT_ACLK_RATIO が MI の最速値よりも遅い、またはすべての SI/MI スロットと異なる、非同期クロック変換のある深さ 32 の FIFO が重複している、AW/AR/B チャネルまたは AXI4-Lite スロットにタイプ 1 のレジスタ スライスがある、すべての AXI4-Lite マスター/スレーブに SAMD クロスバーがある、といったコンディションに対し、最適化アラートが追加されました。 | 1.06.a |
v1.06 の初版 | 1.06.a |
説明 | バージョン |
なし | 1.06.a |
説明 | バージョン |
C_S_AXI_IS_INTERCONNECT = 1 というパラメーター設定はサポートされていません。 | 1.06.a |
診断制御インターフェイス (S_AXI_CTRL) はインプリメントされていません。パラメーター C_USE_CTRL_PORT はこのため 0 になります。 | 1.06.a |
コアのバージョン | ISE のバージョン |
1.06.a | 14.1 |