UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47666

Vivado Design Suite 2012.1 - Ethernet IP コアのシミュレーションに関するガイドライン

説明

2012.1 リリースのこのコアの場合、シミュレーション プロセスに追加ガイダンスが必要になります。Vivado デザイン ツールでは、コアをエラボレートするときに現在 IP シミュレーション スクリプトが配布されていますが、コアが Verilog ネットリストとして配布されることを前提にしています。IP ネットリストは Vivado IP フローでは自動的に生成されないので、ユーザーがコアを手動でまずコアを合成し、その後 write_verilog を実行して、シミュレーション実行の前にネットリストを生成する必要があります。

ソリューション


必要な手順は次のようになっています。

この手順では、Vivado プロジェクトがあり、IP が Vivado IP カタログからプロジェクトに既に追加されていることが前提になっています。

論理シミュレーションを実行するには :
  1. プロジェクトの階層ビューで、コアをクリックして選択します。
  2. コアを右クリックして [Generate] を選択します。
  3. ポップアップ メニューが表示されるので、[All] をクリックし、[OK] をクリックします。
    • これで、このコアのシミュレーション サポート スクリプトがすべて生成されます。
  4. 階層ビューでもう一度コアを選択します。
  5. [Run Synthesis] をクリックします。
  6. 完了したら、[open synthesis netlist] を選択します。
  7. Tcl コンソールで次の内容を入力します。
    • write_verilog -mode funcsim <corename>.v (corename には、プロジェクトに IP を追加したときに設定した名前、tri_mode_eth_mac_v5_3_0 などを入力します。)
  8. これで、メイン プロジェクト ディレクトリにネットリストが書き込まれ、作成されたファイル名が返されます。
  9. このネットリストはシミュレーション スクリプトで必要になるので、このファイルを次のディレクトリにコピーします。
    • <project>.srcs/source_1/ip/<corename>/<corename>.v
  10. 次のディレクトリに移動します。
    • <project>.srcs/sources_1/ip/<corename>/<corename>/simulation/functional
  11. ライブラリ定義/リンクが設定されていることを確認します (MTI の場合は modelsim.ini など)。
  12. シミュレーション スクリプトを使用してシミュレーションを実行します。
AR# 47666
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • Vivado - 2012.1
IP
  • Tri-Mode Ethernet MAC
  • Ethernet 1000BASE-X PCS/PMA or SGMII
  • QSGMII
  • XAUI
このページをブックマークに追加