AR# 47704

LogiCORE IP Aurora 64B66B v7.1 - ISE 14.1/Vivado 2012.1 - リリース ノートおよび既知の問題

説明


このアンサーは ISE 14.1 および Vivado 2012.1 デザイン ツールでリリースされた Aurora 64B/66B v7.1 コアのリリース ノートで、次の内容が記載されています。
  • 新機能
  • サポートされるデバイス
  • 修正された問題
  • 既知の問題

インストール手順、一般的な CORE Generator の既知の問題、デザイン ツール要件については、『IP リリース ノート ガイド』を参照してください。

ソリューション


新機能

ISE Design Suite :
  • ISE 14.1 デザイン ツールをサポート
  • Virtex-7、Kintex-7 GES シリコンをサポート
  • Virtex-7 GTH をサポート
  • Virtex-6 FPGA GTH に対し 2 分割および 8 分割のライン レート サポート
  • AXI4 Lite DRP インターフェイス
  • フレーミング ユーザー インターフェイスの CRC32 オプション
  • 最適化された BUFG の使用

Vivado Design Suite :
  • 2012.1 デザイン ツールをサポート
  • Virtex-7、Kintex-7 GES シリコンをサポート
  • Virtex-7 GTH をサポート
  • Virtex-6 FPGA GTH に対し 2 分割および 8 分割のライン レート サポート
  • AXI4 Lite DRP インターフェイス
  • フレーミング ユーザー インターフェイスの CRC32 オプション
  • 最適化された BUFG の使用

サポートされるデバイス

ISE Design Suite :
  • Virtex-7
  • Virtex-7 XT
  • Virtex-7 HT
  • Virtex-7 低電圧 (-2L)
  • 防衛グレード Virtex-7Q (XQ)
  • 防衛グレード Virtex-7Q 低電圧 (XQ、-2L)
  • Kintex-7
  • Kintex-7 低電圧 (-2L)
  • 防衛グレード Kintex-7Q (XQ)
  • 防衛グレード Kintex-7Q 低電圧 (XQ、-2L)
  • Virtex-6 XC LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT

Vivado Design Suite :
  • Virtex-7
  • Virtex-7 XT
  • Virtex-7 HT
  • Virtex-7 低電圧 (-2L)
  • 防衛グレード Virtex-7Q (XQ)
  • 防衛グレード Virtex-7Q 低電圧 (XQ、-2L)
  • Kintex-7
  • Kintex-7 低電圧 (-2L)
  • 防衛グレード Kintex-7Q (XQ)
  • 防衛グレード Kintex-7Q 低電圧 (XQ、-2L)

修正点

ISE Design Suite :
  • 7 シリーズ GTX の基準クロック周波数の最大許容値をスピード グレード -3 のデバイスで 670MHz から 700MHz に変更
  • 7 シリーズ FPGA に GTH サポートを追加
  • Virtex-6 FPGA GTH に 8 分割および 2 分割のライン レートを追加
  • リセット ロジックから GSR_DONE 信号を削除
  • Virtex-7 HT デバイスのサポートを追加
  • Virtex-7Q および Kintex-7Q デバイスのサポートを追加
  • Virtex-7 - xc7vx485t - ffg1761 - ウィザードで 1 区画足りない
  • 生成された VEO/VHO ファイルにポート定義がない
  • コアの BUFG の使用率が低い

Vivado Design Suite :
  • 7 シリーズ FPGA GTX の基準クロック周波数の最大許容値をスピード グレード -3 のデバイスで 670MHz から 700MHz に変更
  • 7 シリーズ FPGA に GTH サポートを追加
  • Virtex-6 FPGA GTH に 8 分割および 2 分割のライン レートを追加
  • リセット ロジックから GSR_DONE 信号を削除
  • Virtex-7 HT デバイスのサポートを追加
  • Virtex-7Q および Kintex-7Q デバイスのサポートを追加
  • Virtex-7 - xc7vx485t - ffg1761 - ウィザードで 1 区画足りない
  • 生成された VEO/VHO ファイルにポート定義がない
  • コアの BUFG の使用率が低い

既知の問題

ISE Design Suite :
  • Virtex-6 HXT/GTH では連続した区画を選択する必要がある
    説明 : Virtex-6 HXT/GTH で、ライン レートが >9.8G の場合は連続した区画を選択する必要があります。
    使用されている 2 つの区画の間に未使用の区画を選択することはできません。
  • Virtex-6 HXT/GTH ES/PS 属性設定
    説明 : GTH トランシーバーの ES 設定は Aurora 64B66B v5.1 を参照してください。
    GTH トランシーバーの PS 設定は Aurora 64B66B v6.1 を参照してください。
  • AXI4_LITE ベースの DRP インターフェイスは AXI4_LITE に完全準拠していない
    説明 : DRP への AXI4_LITE はポート マップされていて AXI4_LITE ネイティブではありません。

Vivado Design Suite :
  • AXI4_LITE ベースの DRP インターフェイスは AXI4_LITE に完全準拠していない
    説明 : DRP への AXI4_LITE はポート マップされていて AXI4_LITE ネイティブではありません。

既知の問題、回避策、修正点など最新の情報は、『IP リリース ノート ガイド』 を参照してください。http://japan.xilinx.com/support/documentation/user_guides/xtp025.pdf
AR# 47704
日付 05/16/2012
ステータス アクティブ
種類 リリース ノート
IP