UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 47762

MIG 7 Series DDR3 - データ オフセット値の使用

説明

MIG 7 シリーズのデザインの PHY Control Block では、すべての読み出し、書き込み、非データ コマンドにデータ オフセット値が使用されます。キャリブレーション アルゴリズムでは、DQSFOUND のキャリブレーション段階でデータ グループを含む各バンクの読み出しデータ オフセットが計算されます。 書き込みデータ オフセットはメモリおよびデザイン パラメーターに基づいて決まります。このアンサーでは、データ オフセットがどのように決定されるかと、それに関連する信号について説明します。

ソリューション

PHY では、DQSFOUND のキャリブレーション中に、データ グループを含む各バンクの読み出しデータ オフセット (読み出しコマンドと有効な読み出しデータ間の時間) が決定されます。この段階で出力された値が残りのキャリブレーション中に PHY で使用され、キャリブレーション ロジックにより calib_data_offset_0/1/2 信号の PHY へ送信されます。calib_data_offset_0 は常に使用され、calib_data_offset_1/2 はメモリ インターフェイスが 2/3 のバンクに含まれる場合に使用されます。キャリブレーションが終了すると、メモリ コントローラーは 1、2、または 3 バンクが使用される場合に、mc_data_offset/_1/_2 を PHY へ送信します。 データ オフセット値はバンクによって異なることがあります。各バンクの PHY Control Block のデータ オフセットのフィールドには、別の値が使用されます。

データ オフセットは、読み出し、書き込み、および非データ コマンド間で変更します。書き込み中は、値は CWL+2+slot# になります。非データ コマンド中は、値は 0 になります。読み出し中は、値は calib_rd_data_offset_0/1/2 (DQSFOUND キャリブレーション中に検出される値) + slot# になります。

MIG コントローラーを使用すると、キャリブレーション中に使用されるデータ オフセット値と通常動作の読み出しが比較できます。値は、偶数の CWL で読み出されると一致し、基数の CWL で読み出されると 1 ずれます。これは、メモリ コントローラーで読み出し/書き込みが slot1 に割り当てられ、偶数の CWL の場合は slot0 が使用されるからです。

PHY のみを使用するデザインの場合は、カスタムのメモリ コントローラーがデータ オフセット値を PHY に送信する必要があります。上記の計算は、DQSFOUND キャリブレーション中に検出された値、CWL、Slot# に基づいて使用されるべきです。MIG メモリ コントローラーでは、0 以外の AL 値がサポートされませんが、PHY ではサポートされます。カスタム コントローラーで 0 以外の AL がサポートされる場合は、書き込みおよび読み出しオフセットに AL 値を追加する必要があります。たとえば、mc_data_offset = calib_data_offset_0 + AL + Slot# のように追加します。

概算では、読み出しデータ オフセットは約 CL + 4 または 5 で、CL + PCB の往復遅延になります。
AR# 47762
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Virtex-7 HT
IP
  • MIG 7 Series
このページをブックマークに追加