AR# 47769

14.x ChipScope Pro および 2012.x Vivado デバッグ ツール - 既知の問題

説明

japan.xilinx.com に含まれる ISE Design Suite 14.x の『ザイリンクス デザイン ツール : リリース ノート ガイド』および『ザイリンクス デザイン ツール : インストールおよびライセンス ガイド』には、それぞれインストール方法、システム要件、および ChipScope Pro ツールに関するその他の一般情報が含まれます。この既知の問題のアンサーには、リリース ノートを補足するもので、ChipScope Pro ツールの既知の問題や修正される時期に関する情報へのリンクがリストされています。

ソリューション


14.4/2012.4 で修正された問題
(ザイリンクス アンサー 52782)- [Clean previous project setting] をオンにしてプログラミングし直すと ChipScope が停止する
(ザイリンクス アンサー 52142)- Vivado 14.3 - ユーザーが設定した BSCAN チャネルがインプリメンテーション/合成 run でリセットされる
(ザイリンクス アンサー 53199)- 14.3 IBERT - 複数のライン レートをテストすると RX マージン解析で間違ったスキャン範囲が使用される
(ザイリンクス アンサー 53202)-14.2 IBERT - 一部のチャネルで RX マージン解析を実行できない
(ザイリンクス アンサー 53212)-ChipScope AXI Monitor - AXI Stream TDATA 幅は 32 である必要がある
(ザイリンクス アンサー 53238)-14.2 Chipscope - 複数のコンピューターで実行していると ChipScope でコンフィギュレーション エラーが発生する


14.4/2012.4 の既知の問題
(ザイリンクス アンサー 52364)- ChipScope/iMPACT - v
(ザイリンクス アンサー 53140)- ChipScope - ライン レートに小数部の桁を含むかどうかで IBERT でレポートされる基準クロックが異なる
(ザイリンクス アンサー 53166)-Virtex-7 GTH IBERT が DFE をデフォルトでイネーブルにしない
(ザイリンクス アンサー 52181)- MIG 7 Series - ChipScope コアが Vivado で使用されているとクリティカル警告が生成される
(ザイリンクス アンサー 52233)- MIG 7 Series - Vivado の GUI モードでデバッグ信号をイネーブルにするとエラーが発生する
(ザイリンクス アンサー 47680)- ChipScope Pro ILA - シングル トリガー実行モードでは TRIG_OUT から複数のパルスが出力される

14.3/2012.3 で修正された問題
(ザイリンクス アンサー 50728) - 2012.2 Vivado デバッグ - ILA 2.0 コアを含むインプリメント済みデザインを開き直すと、警告メッセージが表示される
(ザイリンクス アンサー 50724) - ChipScope Pro - ChipScope Analyzer でパーシャル ビットストリームを使用してコンフィギュレーションするとエラーが発生する
(ザイリンクス アンサー 50725) - ChipScope Pro Analyzer - Vivado ツールで ILA 2.0 コアを挿入しても ChipScope Analyzer でサポートされないコアとしてしか認識されない
(ザイリンクス アンサー 51642) - ChipScope IBERT Artix - 指定した値とは異なるライン レートが表示される
(ザイリンクス アンサー 51374) - ChipScope IBERT、Kintex-7 - Kintex-7 デバイスの IBERT でライン レートを 0.5Gb/s に設定できない
(ザイリンクス アンサー 50646) - ChipScope IBERT、GTX IBERT - プロダクション シリコンをターゲットにする場合に最適な GTX 設定
(ザイリンクス アンサー 50658) - ChipScope IBERT、7 シリーズ GTP IBERT - IBERT で QUAD リセットを発行するとほかのトランシーバーのリンク ステータスが失われる
(ザイリンクス アンサー 50628) - 7 シリーズ GTX IBERT - 防衛グレードのデバイスのプロジェクトを作成するため TCL ファイルを使用すると、エラーが発生する

14.3/2012.3 の既知の問題
(ザイリンクス アンサー 52364) - ChipScope/iMPACT - Virtex-7 XC7VH580T デバイスを BitGen 14.2 で生成されたビットストリームを使用してコンフィギュレーションするとツールがクラッシュする
(ザイリンクス アンサー 52139) - ChipScope IBERT、14.3 - エンジニアリング シリコン (Initial ES) の GTH で使用する IBERT のバージョン
(ザイリンクス アンサー 52141) - ChipScope IBERT、14.3 - エンジニアリング シリコン (General ES) の GTH で使用する IBERT のバージョン
(ザイリンクス アンサー 52142) - Vivado 14.3 - ユーザーが設定した BSCAN チャネルがインプリメンテーション/合成 run でリセットされる
(ザイリンクス アンサー 52181) - MIG 7 Series - ChipScope コアが Vivado で使用されているとクリティカル警告が生成される
(ザイリンクス アンサー 52233) - MIG 7 Series - デバッグ信号がイネーブルになっていると GUI モードの Vivado でエラーが発生する

14.2/2012.2 で修正された問題
(ザイリンクス アンサー 46426) - ChipScope Pro - PlanAhead に ChipScope コアを挿入すると未接続ポートが生成される
(ザイリンクス アンサー 47094) - ChipScope - 7 シリーズ XQ に対し ILA を生成すると「ERROR:HDLCompiler:1318」というエラー メッセージが表示される
(ザイリンクス アンサー 47677) - 幅 256 および深さ 32K を超えるトリガーが使用されると ChipScope コアでタイミング エラーが発生する
(ザイリンクス アンサー 47679) - ChipScope Pro ILA - XC7Z045 デバイスでは ILA サンプル デザインがエラーになる
(ザイリンクス アンサー 47682) - ChipScope Analyzer - XADC レジスタを編集する際、0x53 レジスタに説明がない
(ザイリンクス アンサー 46859) - ISE Design Suite 14.1 の 7 シリーズ GTH IBERT コアでは 690T デバイスしかサポートされない
(ザイリンクス アンサー 46768) - Spartan-6 GTP IBERT - 2.5Gb/s で実行する場合、ライン レートが正しく表示されない
(ザイリンクス アンサー 47390) - ChipScope IBERT - 7 シリーズ GTH IBERT コアのビットストリームで一般的なビットストリーム名が使用される
(ザイリンクス アンサー 47681) - ChipScope IBERT - SP623、ML623、およびすべての 72X ボードの SuperClock-2 BCS の記述が明確ではない
(ザイリンクス アンサー 45648) - Virtex-7、Kintex-7 - GTX IBERT で KC705 または VC707 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される

14.2/2012.2 Known Issues
(ザイリンクス アンサー 47680) - ChipScope Pro ILA - シングル トリガー実行モードでは TRIG_OUT から複数のパルスが出力される
(ザイリンクス アンサー 43903) - ChipScope - Core Inserter が「java.lang.OutOfMemoryError」エラーのため ILA パラメーター ページで停止する
(ザイリンクス アンサー 42856) - ChipScope Pro Analyzer - [Clean Previous Project Settings] の設定が JTAG チェーンのすべてのデバイスに適用される
(ザイリンクス アンサー 44190) - ChipScope Pro - ATC2 コア - 「CRITICAL WARNING: Could not resolve non-primitive black box cell 'OPAD'」というエラー メッセージが表示される
(ザイリンクス アンサー 45218)- ChipScope Analyzer - スペースが含まれるディレクトリ名に CDC およびビット ファイルがあると、ネット名が正しくインポートされない
(ザイリンクス アンサー 50583) -2012.2/14.2 - ChipScope Pro - 7 シリーズ GTX IBERT、1.X ILA、ICON、VIO コアの Zynq-7000 デバイスのサポート
(ザイリンクス アンサー 50725) -14.2:ChipScope Pro Analyzer - Vivado で ILA 2.0 コアを挿入しても ChipScope Analyzer でサポートされないコアとしてしか認識されない
(ザイリンクス アンサー 50728) -2012.2 Vivado デバッグ - ILA 2.0 コアを含むインプリメント済みデザインを開き直すと、警告メッセージが表示される
(ザイリンクス アンサー 47095)- ChipScope Pro Analyzer 13.3/13.4 - パーシャル リコンフィギュレーションに関する Kintex-7 CSE 内部エラー
(ザイリンクス アンサー 44664)- Virtex-5 GTP - Virtex-5 LX20T デバイスをターゲットにすると 1Gbps ライン レートが動作しない
(ザイリンクス アンサー 44624)- Virtex-5、GTP/GTX IBERT CORE Generator - PREEMPHASIS の IBERT スイープ テストができない
(ザイリンクス アンサー 45381)- ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP のスイープ テストができない
(ザイリンクス アンサー 50628) -2012.2 Vivado - 7 シリーズ GTX IBERT - 防衛グレードのデバイスのプロジェクトを作成するため TCL ファイルを使用すると、エラーが発生する
(ザイリンクス アンサー 50646) -14.2、7 シリーズ GTX IBERT - プロダクション シリコンをターゲットにする場合に最適な GTX 設定
(ザイリンクス アンサー 50658) -14.2、7 シリーズ GTP IBERT - IBERT で QUAD リセットを発行するとほかのトランシーバーのリンク ステータスが失われる

14.1 の既知の問題
(ザイリンクス アンサー 46426) - ChipScope Pro - PlanAhead に ChipScope コアを挿入すると未接続ポートが生成される
(ザイリンクス アンサー 47094) - ChipScope - 7 シリーズ XQ に対し ILA を生成すると「ERROR:HDLCompiler:1318」というエラー メッセージ
(ザイリンクス アンサー 47095) - ChipScope Pro Analyzer 13.3/13.4 - パーシャル リコンフィギュレーションに関する Kintex-7 CSE 内部エラー
(ザイリンクス アンサー 47677) - 幅 256 および深さ 32K を超えるトリガーが使用されると ChipScope コアでタイミング エラーが発生する
(ザイリンクス アンサー 47679) - ChipScope Pro ILA - XC7Z045 デバイスでは ILA デザイン例がエラーになる
(ザイリンクス アンサー 47680) - ChipScope Pro ILA - シングル トリガー実行モードでは TRIG_OUT から複数のパルスが出力される
(ザイリンクス アンサー 47682) - ChipScope Analyzer - XADC レジスタを編集する際、0x53 レジスタに説明がない
(ザイリンクス アンサー 43903) - ChipScope - Core Inserter が「java.lang.OutOfMemoryError」エラーのため ILA パラメーター ページで停止する
(ザイリンクス アンサー 42856) - ChipScope Pro Analyzer - [Clean Previous Project Settings] の設定が JTAG チェーンのすべてのデバイスに適用される
(ザイリンクス アンサー 44190) - ChipScope Pro - ATC2 コア - 「CRITICAL WARNING: Could not resolve non-primitive black box cell 'OPAD'」というエラー メッセージが表示される
(ザイリンクス アンサー 45218) - ChipScope Analyzer - スペースが含まれるディレクトリ名に CDC およびビット ファイルがあると、ネット名が正しくインポートされない
(ザイリンクス アンサー 46859) - ISE Design Suite 14.1 の 7 シリーズ GTH IBERT コアでは 690T デバイスしかサポートされない
(ザイリンクス アンサー 46768) - Spartan-6 GTP IBERT - 2.5Gb/s で実行する場合、ライン レートが正しく表示されない
(ザイリンクス アンサー 47390) - ChipScope IBERT - 7 シリーズ GTH IBERT コアのビットストリームで一般的なビットストリーム名が使用される
(ザイリンクス アンサー 47681) - ChipScope IBERT - SP623、ML623、およびすべての 72X ボードの SuperClock-2 BCS の記述が明確ではない
(ザイリンクス アンサー 44664) - Virtex-5 GTP - Virtex-5 LX20T デバイスをターゲットにすると 1Gbps ライン レートが動作しない
(ザイリンクス アンサー 44624) - Virtex-5、GTP/GTX IBERT CORE Generator - PREEMPHASIS の IBERT スイープ テストができない
(ザイリンクス アンサー 45381) - ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP のスイープ テストができない
(ザイリンクス アンサー 45648) - Virtex-7、Kintex-7 - GTX IBERT で KC705 または VC707 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される

改訂履歴
2012/05/08 - 14.1 の初版
2012/07/25 - 14.2/2012.2 の既知の問題の更新
2012/10/12 - 14.3/2012.3 の既知の問題および修正された問題の更新

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47682 14.1 ChipScope Analyzer - XADC レジスタを編集する際、0x53 レジスタに説明がない N/A N/A
47681 14.1 ChipScope IBERT - SP623、ML623、およびすべての 72X ボードの SuperClock-2 BCS の記述が明確ではない N/A N/A
47680 14.1 以降の ChipScope Pro ILA - シングル トリガー実行モードでは TRIG_OUT から複数のパルスが出力される N/A N/A
47679 14.1 ChipScope Pro ILA - XC7Z045 デバイスでは ILA デザイン例がエラーになる N/A N/A
47677 ChipScope Pro ILA - 幅 256 および深さ 32K を超えるトリガーが使用されると ChipScope コアでタイミング エラーが発生する N/A N/A
47390 14.1 ChipScope IBERT - 7 シリーズ GTH IBERT コアのビットストリームで一般的なビットストリーム名が使用される N/A N/A
46768 13.3、13.4、14.1 Spartan-6 GTP IBERT - 2.5Gbps で実行するときにライン レートに不正なレートが表示される N/A N/A
45648 Virtex-7、Kintex-7 - GTX IBERT で KC705 または VC707 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される N/A N/A
45218 ChipScope Analyzer - ディレクトリ名にスペースが含まれているディレクトリに CDC およびビット ファイルがある場合、ネット名が正しくインポートされない N/A N/A
44190 ChipScope Pro ATC2 コア - 「CRITICAL WARNING: Could not resolve non-primitive black box cell 'OPAD'」という警告メッセージが表示される N/A N/A
AR# 47769
日付 01/30/2013
ステータス アクティブ
種類 既知の問題
ツール
IP 詳細 概略