2. サポート
  3. AR# 4855: LogiCORE PCI - How does the PCI CORE handle the insertion of wait states between data phases?

AR# 4855

|

LogiCORE PCI - データ フェーズ間への wait 状態の挿入に対する処理について

説明

キーワード : target, IRDY, wait, state, read, write, data, phase, latency, initial, subsequent, wait 状態, 読み出し, 書き込み, データ フェーズ, レイテンシ, 初期

重要度 : 標準

概要 :
PCI コアでは、データ フェーズ間に wait 状態を挿入した場合、どのように処理されますか。

ソリューション

1

ターゲットとしては、データ フェーズ間に初期レイテンシ (wait 状態) のみ挿入できます (その後にはレイテンシは挿入不可)。 LogiCORE ターゲットでは、マスタによる初期およびそれに続くレイテンシの挿入 (転送の始めおよび転送中のマスタによる wait 状態の挿入) は正しく処理されます。 これは、ターゲット読み出しおよびターゲット書き込みの両方に当てはまります。 ターゲットにより wait 状態を挿入すると、ユーザー アプリケーションに対して最初のデータ転送の前に時間を与えることができます。

ユーザー アプリケーションでは、S_READY 出力のアサートを解除して wait 状態を挿入できます。

ターゲットでは、FRAME_IO がアサートされてから 16 クロック以内に、トランザクションの最初のデータ フェーズを完了する必要があります。

初期レイテンシの挿入に関する詳細については、次のサイトから『LogiCORE PCI Design Guide』を参照してください。
http://www.xilinx.co.jp/pci

2

マスタとしては、コアはターゲットの場合と同様に動作します。 初期以降のレイテンシは挿入できませんが、それが可能なターゲットには対応できます。 初期レイテンシは、最初のデータ フェーズが始まる前に挿入されます。

ユーザー アプリケーションでは、M_READY 出力のアサートを解除して wait 状態を挿入できます。

初期レイテンシの挿入に関する詳細については、次のサイトから『LogiCORE PCI Design Guide』を参照してください。
http://www.xilinx.co.jp/products/logicore/coredocs.htm#datasheets

3

ユーザー アプリケーションでは、C_READY 出力を Low に保持すると、コンフィギュレーションの読み出し/書き込み中に wait 状態を挿入できます。 ターゲットでは、FRAME_IO がアサートされてから 16 クロック以内に、トランザクションの最初のデータ フェーズを完了する必要があります。

初期レイテンシの挿入に関する詳細については、次のサイトから『LogiCORE PCI Design Guide』を参照してください。
http://www.xilinx.co.jp/products/logicore/coredocs.htm#datasheets
AR# 4855
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed