UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50195

SelectIO デザイン アシスタント: パフォーマンス - 差動 I/O 規格

説明

このアンサーは、SelectIO ソリューション センター (Xilinx Answer 50924) のデザイン アシスタント (Xilinx Answer 50926) の一部です。

I/O パフォーマンスの詳細については、パフォーマンスについてのメイン アンサー (Xilinx Answer 47284) を参照してください。

このアンサーでは次について説明します。

  • 差動 I/O 規格がザイリンクスではどのように定義されているか。
  • 差動 I/O 規格の主なパフォーマンス仕様について

ソリューション

差動 I/O 規格

差動シグナリングは、2 つの異なるトレース上に送信する 2 つの相補信号を使用して、2 つのデバイスの間でデータを送信する方法です。
この 2 つの信号の差に基づいてロジックレベルが検出されるようにするため、レシーバーにより「引き算」が行われます。
レシーバーは信号間の差のみに注目するため、グランド プレーンでの変動および個々の信号のノイズは相殺されます。
差動 I/O 規格の動作については、デバイスのデータシートを参照してください。

入力に対しては、同相電圧 VICM の範囲がザイリンクスにより指定されます。これは、差動信号が変動したりスイングしたりする電圧です。
もう 1 つ重要なのは VIDIFF です。これはペアになっている 2 つの信号間の差です。Vp が高い場合は Vp-Vn、Vn が高い場合は Vn-Vp で計算されます。

出力に対しては、同相出力電圧の値の範囲がザイリンクスにより指定されます。これは、ペアになっている 2 つの信号が変動する「同相」電圧の値です。
また、ペアの信号の電圧の差も指定されます。Vp が高い場合は Vp-Vn、Vn が高い場合は Vn-Vp で計算されます。 

また、VOL および VOH レベルもザイリンクスで指定されます。VOL はペアの信号のそれぞれの最小出力電圧で、VOH はペアの信号のどちらかの最大出力電圧です。 

これらの仕様は、リンクが機能していることを確認するため、送信/受信デバイスで対応する仕様と比較する必要があります。

次に示すのは、LVDS 信号です。同相電圧、差動スイングおよび VOL VOH が表示されています。


 

多くの場合、差動入力はバンクの VCCO ドメインでは動作しません。このため、差動入力バッファーを配置するときにさらに柔軟性が得られます。

これについては、(Xilinx Answer 11906) を参照してください。

7 シリーズの異なるバンク タイプに LVDS を配置する場合は、次の 2 つのアンサーも参照してください。

(Xilinx Answer 40191) - LVDS_25 と LVDS との互換性

(Xilinx Answer 41408) - ハイ パフォーマンスバンクに LVDS を配置する方法

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47284 SelectIO デザインアシスタント: パフォーマンス N/A N/A
AR# 50195
日付 06/02/2017
ステータス アクティブ
種類 ソリューション センター
デバイス
  • FPGA Device Families
このページをブックマークに追加