UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50276

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.1 (Vivado 2012.1) - *_CAPABILITY_POINTER 値が誤っている

説明


問題のあったバージョン : v1.1
修正された問題やその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

生成された HDL ファイル (Vivado コア生成ディレクトリ構造の synth および sim ディレクトリにある) の *_CAPABILITY_POINTER 値が 'H80 ではなく 'H20 に設定されています。

ソリューション


これは既知の問題であり、今後のコアのリリースで修正される予定です。

メモ : [バージョン] 列は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/06/04 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

AR# 50276
日付 01/21/2013
ステータス アクティブ
種類 一般
ツール
  • Vivado - 2012.1
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加