UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50837

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.2 (ISE 14.2/Vivado 2012.2) - 生成されたサンプル デザインおよびテストベンチに含まれる機能の一部が検証されていない

説明

問題の発生したバージョン : v1.2
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441)

次に挙げるものは、Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.2 Endpoint のサンプル デザインおよびテストベンチに含まれている機能の一部ですが、まだ検証されていません。

  • テストベンチからのメッセージ トランザクションおよびエラー パケット生成
  • 拡張 ROM レジスタに指定の値を書き込むことにより開始するアップストリーム メモリ要求の生成

ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題の発生したバージョン」は問題が最初に発生したバージョンを指します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは行われていません。

改訂履歴
2012/07/25 - 初版

AR# 50837
日付 07/27/2015
ステータス アクティブ
種類 既知の問題
ツール
  • ISE Design Suite - 14.2
  • Vivado Design Suite - 2012.2
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加