UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 50890: Vivado Design Suite 2012.2/2012.3/2012.4 での 7 シリーズ FPGA Transceivers Wizard フロー

AR# 50890

Vivado Design Suite 2012.2/2012.3/2012.4 での 7 シリーズ FPGA Transceivers Wizard フロー

説明

このアンサーでは、Vivado 2012.2/2012.3/2012.4 ツールでの 7 シリーズ FPGA Transceivers Wizard 使用手順について説明します。

ソリューション


7 シリーズ FPGA トランシーバーの異なるシリコン バージョンをサポートするため、Vivado Design Suite 2012.2、2012.3 および 2012.4 の 7 シリーズ FPGA Transceiver Wizard にはさまざまなバージョンがあります。 詳細は、(ザイリンクス アンサー 46048) を参照してください。

このコアを生成またはインプリメントするには、次の手順に従ってください。

1.CORE Generator ツールを起動し、正しいバージョンの 7 シリーズ FPGA Transceivers Wizard のファイルを生成します (前出のシリコン バージョンに基づく)。

2. コマンド プロンプトから vivado_rdn.sh/bat ファイルを実行し、LD_LIBRARY_PATH が正しく設定されていることを確認します。

3. GUI モードでインプリメンテーションを実行するには次の手順に従います。
  • GUI モードで Vivado ツールを開き、プロジェクトを作成します。
  • [Sources] ビューで [Add Sources] ボタン (Alt + A) をクリックし、[Add Sources] を開きます。
  • または [Add Copy of Source] を使用します。この場合、元のファイルが変更されず、何かの変更があった場合にベースとして保存しておくことができます。
  • [Add Sources] または [Add Copy of Source] で、ウィザードの生成されたソース ファイル、ネットリスト ファイル (.ngc) および制約ファイル (.xdc) をプロジェクトに追加します。
  • [Add Sources] でソース ファイルを追加した場合、[Finish] ボタンをクリックする前に [Copy Sources into Project] チェックボックスがオフになっていることを確認します。このオプションをオフにしておかないと、合成ツールに BRAM 初期化の DAT ファイルを読み込むことができません。

4. 上記の GUI モードの手順をすべて完了すると、Vivado の GUI からどのインプリメンテーション フロー オプションでも実行することができるようになります。

5. GUI モードでインプリメンテーションを実行するとき、ピンが制約されていないために発生する DRC エラーを避けるため、Tcl コンソールで次のコマンドを使用してください。
set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]

注記 : MYXILINX および LD_LIBRARY_PATH 環境変数の詳細は、(ザイリンクス アンサー 2493) を参照してください。

Vivado の Modelsim/Questa/XSIM (sim を起動) を使用してトランシーバー ウィザードのシミュレーションを実行するには、次の手順に従います。

[Add Sources] → [Add] または [Create Simulation Sources] タブを使用して sim ディレクトリに DAT ファイルをコピーします。

2. [Add Sources] → [Add] または [Create Design Sources] タブを使用して、すべてのデザインおよびテストベンチ ファイル (.v または .vhd) をコピーします。

3. Modelsim/Questa の場合は、[Simulation settings] を選択し、[Compiled library location] タブでパスを選択して、コンパイルされたライブラリのディレクトリをポイントします。たとえば、/proj/xbuilds/clibs/ids_14.3_P.40xd.1.0/modelsim/10.1a/lin64/lib に設定できます。

4. [Simulation top module name] をクリックして、トップ モジュール名を設定します。

5. シミュレーションを実行します。

例 :
シミュレーション ディレクトリに DAT ファイルを追加する Tcl コマンドは次のとおりです。
add_files -fileset sim_1 -norecurse {project_1/project_1.srcs/sources_1/ip/gtwizard_v2_3_0/gtwizard_v2_3_0/simulation/functional/gt_rom_init_rx.dat project_1/project_1.srcs/sources_1/ip/gtwizard_v2_2_0/gtwizard_v2_2_0/simulation/functional/gt_rom_init_tx.dat}

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41613 7 シリーズ FPGA GTX/GTH トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 50890
日付 12/10/2012
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加