AR# 50932

ザイリンクス SelectIO ソリューション センター - デザイン アドバイザリ

説明

このアンサーには、SelectIO に関連するザイリンクス デザイン アドバイザリーが含まれています。

注記: このアンサーは、ザイリンクス シミュレーション SelectIO センター (Xilinx Answer 50924) の一部です。ザイリンクス SelectIO ソリューション センターには、SelectIO に関する質問が集められています。

デザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス SelectIO ソリューション センターから情報を入手してください。

ソリューション

デザイン アドバイザリ


Zynq UltraScale+ MPSoC

(Xilinx Answer 66944)Zynq UltraScale+ MPSoC のデザイン アドバイザリ - xilinx.com から入手可能な Zynq UltraScale+ MPSoC のパッケージ ピン配置の更新 (2016 年 4 月 5 日付け)


UltraScale


(Xilinx Answer 65998)デザイン アドバイザリ - システム モニターおよび PCI Express: I2C_SDA、I2C_SCL、PERSTN0、または PERSTN1 I/O ピンのピン電圧レベルが予測される値より低い 
(Xilinx Answer 62483)MIG UltraScale (すべてのメモリ タイプ) のデザイン アドバイザリ - VRP ピンおよび DCI カスケードの要件

Artix-7 

(Xilinx Answer 58162)Artix-7 FPGA ワイヤ ボンド パッケージ デバイスのデザイン アドバイザリ - GTP トランシーバーが使用される際の SelectIO 禁止ピンのリスト 

Spartan-6 

(Xilinx Answer 35237)Spartan-6 FPGA GTP トランシーバーのデザイン アドバイザリ - SelectIO から GTP へのクロストーク/SSO ガイドライン
(Xilinx Answer 40818) - Spartan-6 SelectIO デザイン アドバイザリ - Spartan-6 FPGA の入力に対して BitGen で INTERM_XX がオンにならない


デザイン アドバイザリおよび今後新たに発生する問題にはアラート登録

ザイリンクスのデザイン アドバイザリや今後新たに発生する問題に関する最新情報を受信できるよう、Xilinx.com アカウントからアラート通知を登録してください。

登録方法の詳細は、次のアンサーを参照してください。

(Xilinx Answer 18683)

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
50924 ザイリンクス SelectIO ソリューション センター N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40818 Spartan-6 SelectIO のデザイン アドバイザリ - Spartan-6 FPGA の入力に対して BitGen で INTERM_XX がオンにならない N/A N/A
AR# 50932
日付 06/02/2017
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス