UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 50942

SPI-4.2 v12.2 - 2012.2 リリースでのリリース ノートおよび既知の問題

説明

このアンサーは、2012.2 リリースでの SPI-4.2 (POS-PHY L4) v12.2 コアのリリース ノートで、次の内容が記載されています。
  • 新機能
  • サポートされるデバイス
  • 修正された問題
  • 一般情報
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件については、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf


ソリューション

新機能
  • Vivado 2012.2 ソフトウェアをサポート
サポートされるデバイス
  • Virtex-7、Virtex-7 HT/XT および Kintex-7 FPGA
修正点
  • 最大遅延制約のスラック違反を避けるため XDC タイミング アサートをアップデートする必要があります。XDC ファイルはアップデートされています。
    • CR 655763
  • SPI-4.2 IP サンプル デザインでインプリメンテーションを実行すると、「IO Clock Placer failed」および「ERROR: [Place-497] Placer」というエラー メッセージが表示されます。この問題は修正されています。
    • CR 654538
制限
  • バージョン 2012.2 の Vivado シミュレーターを使用する場合、IP でビヘイビア シミュレーションがサポートされません。 この問題を回避するには、(ザイリンクス アンサー 50908) に説明する構造シミュレーション フローを使用してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 50942
日付 10/17/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
IP
  • SPI-4 Phase 2 Interface Solutions
このページをブックマークに追加