UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 51285: 7 Series Integrated Block Wrapper for PCI Express v1.6 (Vivado 2012.2) - Does not link train with XCV72000T devices

AR# 51285

7 Series Integrated Block Wrapper for PCI Express v1.6 (Vivado 2012.2) - Does not link train with XCV72000T devices

説明

Version Found: v1.4
Version Resolved and other Known Issues: See (Xilinx Answer 40469)

If implementing the 7 series Integrated Block Wrapper for PCI Express v1.6 core on XC7V2000T devices, the link does not come up.

ソリューション

生成されたコア ラッパーの PCIE_USE_MODE パラメーターのデフォルト値は 3.0 です。
リンク トレーニングの問題を解決するには、このパラメーター値を 1.0 に変更します。

改訂履歴
2012/08/15 - 初版

注記 : 「問題のあったバージョン」とは、問題が最初に発見されたバージョンです。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 51285
日付 02/15/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-7
ツール
  • Vivado - 2012.2
IP
  • 7 Series Integrated Block for PCI Express (PCIe)