問題のあったバージョン : v1.4
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 40469) 参照
Gen1 モードの 7 Series Integrated Block for PCI Express v1.4 コアのコンフィギュレーションでは、生成された制約ファイルの TIG 制約が次のように 125MHz クロック用に設定されています。
NET "ext_clk.pipe_clock_i/clk_125mhz" TIG;
これは既知の問題であり、今後のコアのリリースで修正される予定です。Gen1 コンフィギュレーションの場合、TIG は削除する必要があります。
改訂履歴
2012/09/06 - 初版
注記 : 「問題の発生したバージョン」とは、問題が最初に発見されたバージョンです。問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 40469 | 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 | N/A | N/A |
| AR# 51381 | |
|---|---|
| 日付 | 08/28/2013 |
| ステータス | アクティブ |
| 種類 | 一般 |
| IP |
|