UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51451

Ten Gigabit Ethernet PCS/PMA (10GBASE-KR) v2.4、7 シリーズ - リセットのタイミングが間違っているため送信ビット エラーが発生する場合がある

説明

この問題は Ten Gigabit Ethernet PCS/PMA v2.4 で見られます。

clk156 と clk322 との間の相対クロック遅延によりますが、GT への txsequence ベクター カウント出力がリセットされることがあり、GT へ間違ったデータが転送されることがあります。

このため、リンク パートナーの RX 側でビット エラーになります。

ソリューション

このロジックは v2.4 rev3 でアプリケーションデートされています (このアンサーの末尾に添付)。

添付されている rev3 アップデートには、次の問題が修正されている rev2 アップデートも含まれています。

添付されている rev3 アップデートには、次の問題が修正されている rev1 アップデートも含まれています。

  • ホットプラグ機能の改善
  • サンプル デザインおよびブロック レベルで TX と RX のリセットを隔離
  • Vivado ツールでタイミング クロージャを改善するためのアップデート - (ザイリンクス アンサー 50809) を参照してください。
  • signal_detect ポートのコア FSM への接続

v2.4 rev3 コアはプリプロダクションで、ハードウェア検証は引き続き行われています。

パッチをインストールするには、readme ファイルの手順に従ってください。

添付ファイル

関連添付ファイル

タイトル サイズ File Type
ar51451_ten_gig_eth_pcs_pma_v2_4_rev3.zip 1 MB ZIP
AR# 51451
作成日 10/02/2012
最終更新日 09/08/2014
ステータス アクティブ
タイプ 一般
IP
  • Ten Gigabit Ethernet PCS/PMA