"> AR# 51474: MIG 7 シリーズ デザイン アシスタント - DDR2/DDR3 の終端および I/O 規格のガイドライン

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51474

MIG 7 シリーズ デザイン アシスタント - DDR2/DDR3 の終端および I/O 規格のガイドライン

説明


MIG 7 シリーズ DDR2/DDR3 デザインは具体的な終端と I/O 規格で特性化されています。『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) の「DDR3 SDRAM Memory Interface Solution」 → 「Core Architecture」 および「Design Guidelines」セクションには、終端ガイドラインおよび MIG デザインでの I/O 規格の使用について記述されています。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


終端

すべてのメモリ デザインで IBIS モデルを使用してシグナル インテグリティのシミュレーションを実行することを推奨します。上述のユーザー ガイドには次の情報が含まれています。
  • 単一方向および双方向信号の終端ガイドライン
  • 終端抵抗の位置
  • DDR2 および DDR3 メモリ スタンダードの初期化プロセスに準拠した ODT、CKE、RESET の正しい終端方法
  • ODT (メモリ側) および DCI (メモリ側) の使用方法
    • ODT には、低電力で読み出し信号が良いというほか、ボードのコンポーネント数が少なく、製造上の問題も少ないという利点があります。

詳細は上記の資料 UG586 のセクション全体をよく読んでください。

その他の終端情報 :

I/O 規格

MIG ツールでは、GUI の入力内容に基づき該当する規格を使用して UCF が生成されます。MIG の UCF は、example_design/par または user_design/par ディレクトリのいずれかにあります。MIG の UCF で提供されている I/O 規格のみが MIG 特性評価中にハードウェアで検証されています。

改訂履歴
2012/08/24 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51475 MIG 7 シリーズ デザイン アシスタント - MIG 7 シリーズ DDR2/DDR3 のボード レイアウトおよびデザイン ガイドライン N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41624 7 シリーズ MIG DDR3 SDRAM - DQ および DQS の外部終端での High Range (HR) バンクの必要性 N/A N/A
AR# 51474
日付 03/05/2013
ステータス アクティブ
種類 ソリューション センター
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加