UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51577

AXI DMA - データ伝送がある長さを超えると伝送されなくなる

説明

AXI DMA を使用して大きなストリーミング パケット データをメモリに送信しようとしています。

このコアの製品ガイドにある推奨事項に従ってコアを設定しましたが (FIFO の深さ、バースト長、出力制限など)、データ伝送がある限界を超えると、バスには何の変化も見られなくなります。

この理由を教えてください。この問題の回避策を教えてください。

ソリューション

C_SG_LENGTH_WIDTH は、その名前とは裏腹に、スキャッター ギャザーとレジスタ ダイレクトの両方のモードの LENGTH レジスタの幅を設定します。

 

レジスタ ダイレクト モードを使用していて、大きなサイズのデータ伝送を実行しようとしている場合は、C_SG_LENGTH_WIDTH パラメーターでは伝送するには十分な長さをサポートできない場合があります (LENGTH レジスタに有効な値を使用しているように見えていたとしても)。

 

パラメーターが正しく設定されていることを確認してください。

AR# 51577
作成日 08/31/2012
最終更新日 10/02/2014
ステータス アクティブ
タイプ 一般
IP
  • AXI DMA Controller