UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51744

Zynq-7000、Vivado - Zynq-7000 PS DDR Controller の ODT 値の変更方法

説明

Zynq PS7 DDR コントローラーの ODT 値の変更方法を教えてください。

UG585 には、ODT 値は変更可能であると記載されています。


10.6.6 DRAM 入力インピーダンス (ODT) のキャリブレーション
DDR2 および DDR3 デバイスでは、次の機能を備えたオンダイ終端 (ODT) が使用可能です。
DDR3 デバイスの場合、ODT の値はモード レジスタ MR1 で制御します。無効または、次のいずれかの値に設定できます : 120Ω、60Ω、40Ω。
DDR2 デバイスの場合、ODT の値はモード レジスタ EMR で制御します。無効または、次のいずれかの値に設定できます : 75Ω、150Ω、50Ω。
DDR2 および DDR3 デバイスは共に専用の ODT 入力ピンを持ち、このピンを使用して書き込み動作中に ODT を有効にし、それ以外の場合に無効にできます。

ソリューション

Vivado および では、GUI から ODT 値を変更できません。

DDR3 の ODT 値を変更するには、ps7_init.tcl と ps7_init.c ファイルのいずれか、または両方で MR1 レジスタを手動で変更する必要があります。

次のレジスタ名は、次の MR レジスタに該当しています。

DRAM_EMR_MR_reg :

  • Bit 15:0 (reg_ddrc_mr) は MR0
  • Bit 31:16 (reg_ddrc_emr) は MR1


DRAM_EMR_reg :

  • Bit 15:0 (reg_ddrc_emr2) は MR2
  • Bit 31:16 (reg_ddrc_emr3) は MR3


値は 16 進数です。

MR# レジスタのビット定義は、DRAM データシートに記載されています。

AR# 51744
作成日 09/11/2012
最終更新日 11/20/2015
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000
ツール
  • Vivado Design Suite - 2012.1
  • Vivado Design Suite - 2012.2
IP
  • Processing System 7