UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52195

14.3 EDK、AXI DMA : C_SG_LENGTH_WIDTH > 12 の場合にストリーミング側でデータの不一致が発生する

説明

AXI DMA で C_SG_LENGTH_WIDTH > 12 に設定すると、データが合わなくなります。

C_SG_LENGTH_WIDTH <= 12 の場合は、ストリーミング側でデータの不一致は発生しません。

この問題の解決方法を教えてください。

ソリューション

これは、 AXI DMA の既知の問題です。

現在のところ、AXI4 固定アドレス読み出し (またはキーホール読み出し) トランザクションでは、C_SG_LENGTH_WIDTH > 12 の場合にストリーミング インターフェイスで正しいバイト数が転送されません。

この問題を回避するには、C_SG_LENGTH_WIDTH > 12 にならないように、大きな転送を 2 つ以上のコマンドに分割します。

この問題は、EDK 14.4 で修正される予定です。
AR# 52195
日付 09/05/2014
ステータス アクティブ
種類 一般
このページをブックマークに追加