UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52484

Virtex-6 Embedded TEMAC Wrapper - RAMB36E1 アドレス [15] は High に接続する必要がある

説明

Virtex-6 Embedded TEMAC Wrapper v1.6 またはそれ以前のバージョンを使用していると、モジュール rx_client_fifo_8/16.v/vhd および tx_client_fifo_8/16.v/vhd により RAMB36E1 がインスタンシエートされます。

ADDRARDADDR(15) および ADDRBWRADDR(15) という 2 つのアドレス ピンがあり、GND に接続されています。

メモリ ユーザー ガイド (UG363) の 27 ページによれば、この接続は認められません。

"For cascadable block RAM using the RAMB36E1, the data width is one bit, and the address bus is 16 bits [15:0]. 

The address bit 15 is only used in cascadable block RAM. For non-cascading block RAM, connect High." (訳 : RAMB36E1 を使用したカスケード可能なブロック RAM の場合、データ幅は 1 ビット、アドレス バスは 16 ビット [15:0] です。アドレス ビット 15 はカスケード可能なブロック RAM のみで使用されます。そうでないブロック RAM の場合は、High に接続します。)

ソリューション

ISE 13.4 の前後のリリースのデザイン ツールでは、自動的にこれは修正され、RTL が GND に接続されていてもアドレス ビット 15 は VCC に接続されます。 

ISE Design Suite 13.4 では自動修正されません。

ISE Design Suite 13.4 を使用している場合は、ADDRARDADDR(15) および ADDRBWRADDR(15) を RTL で High に接続する必要があります。

改訂履歴
2012/12/19 - 初版

AR# 52484
日付 09/08/2014
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 13.4
IP
  • Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper
このページをブックマークに追加