UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52540

Zynq-7000 SoC - よく寄せられる質問 (FAQ)

説明

このアンサーには、Zynq-7000 SoC に関してよく寄せられる質問がリストされています。

注記: このアンサーは、ザイリンクス Zynq-7000 SoC ソリューション センター (Xilinx Answer 52512) の一部です。

ザイリンクス Zynq-7000 SoC ソリューション センターには、Zynq-7000 SoC に関する質問が集められています。 

Zynq-7000 SoC を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス Zynq-7000 SoC ソリューション センターから情報を入手してください。

ソリューション

よく寄せられる質問

(Xilinx Answer 46778) 14.1 EDK、Zynq-7000 - PS DDRC のコンフィギュレーション方法
(Xilinx Answer 46881) Zynq-7000 デバッグ - ZC702 ボードでサードパーティのデバッグ環境を設定する方法
(Xilinx Answer 46871) 14.2 EDK、Zynq-7000 - Zynq で使用すべき IBIS モデル
(Xilinx Answer 46988) Zynq-7000 デバッグ - Lauterbach からの ps7_init.tcl の実行方法
(Xilinx Answer 47792) Zynq-7000 EPP、Gigabit Ethernet - サポートされる PHY モード
(Xilinx Answer 51063) 14.1 Zynq-7000 - フィードバック クロックが使用されていると QSPI プログラミングが機能しない
(Xilinx Answer 51248) Zynq-7000 - ZC702 でサポートされる QSPI クロックのモード/レート
(Xilinx Answer 51778) Zynq-7000 - PS DDR3 CKE 信号の終端
(Xilinx Answer 46911) EDK 14.1 Zynq-7000 - 2 つ目の CPU コアのスタブを作成する方法
(Xilinx Answer 47167) 14.1 EDK、Zynq - MicroBlaze プロセッサを接続した状態で PS DDR メモリの半分のみが使用されるのはなぜか
(Xilinx Answer 51790) Zynq-7000 - DDRC アドレス マップの使用法
(Xilinx Answer 50935) VCCAUX からプロセッサ システム (PS) へ電力は供給されるか
(Xilinx Answer 50898) 14.1 EDK/SDK - Zynq デバイスの DDRx コントローラーの ECC 制限について
(Xilinx Answer 51996) Zynq-7000、DDRC - データシートに記載されている Zynq プロセッシング システムの DDR パラメーター
(Xilinx Answer 52491) 14.3 EDK、Zynq-7000 - Zynq PS-PL AXI インターフェイスを最も高い周波数で実行する方法
(Xilinx Answer 52252) Zynq-7000 SoC ZC702 評価キット TRD - Avnet 社の IMAGEON FMC ドーター カードを 14.1 または 14.2 の TRD デザインで使用すると、1080p60 入力が検出されない
(Xilinx Answer 50499) 14.2 EDK - BOOT.bin を使用して SD または QSPI からブートすると PS_SRST_B がトグルしても PL がコンフィギュレーションされない
(Xilinx Answer 51782) EDK-14.3、Zynq-7000 - FSBL で使用されるデフォルト QSPI インターフェイス クロック周波数の値、およびその周波数を高くする方法
 

その他すべての Zynq-7000 アンサーを参照

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52512 ザイリンクス Zynq-7000 SoC ソリューション センター N/A N/A
52511 Zynq-7000 SoC デザイン アシスタント N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46778 Zynq-7000 - PS DRAM コントローラー (DDRC) のボード パラメーターを設定する方法 N/A N/A
46881 Zynq-7000 デバッグ - ZC702 ボードでサードパーティのデバッグ環境を設定する方法 N/A N/A
46871 Zynq-7000 - Which IBIS models should be used for Zynq-7000 devices? N/A N/A
46988 Zynq-7000 デバッグ - Lauterbach からの ps7_init.tcl の実行方法 N/A N/A
47792 Zynq-7000 SoC、ギガビット イーサネット - サポートされる PHY モード N/A N/A
51063 14.1 Zynq-7000 - フィードバック クロックが使用されていると QSPI プログラミングが機能しない N/A N/A
51248 Zynq-7000 - ZC702 でサポートされる QSPI クロックのモード/レート N/A N/A
51778 Zynq-7000 - PS DDR3 CKE 信号の終端 N/A N/A
46911 EDK 14.1 Zynq-7000 - 2 つ目の CPU コアのスタブを作成する方法 N/A N/A
47167 14.1 EDK、Zynq - MicroBlaze プロセッサを接続した状態で PS DDR メモリの半分のみが使用されるのはなぜか N/A N/A
51790 Zynq-7000 - DDRC アドレス マップの使用法 N/A N/A
50935 VCCAUX からプロセッサ システム (PS) へ電力は供給されるか N/A N/A
50898 14.1 EDK/SDK - Zynq デバイスの DDRx コントローラーの ECC 制限について N/A N/A
51996 Zynq-7000、DDRC - データシートに記載されている Zynq プロセッシング システムの DDR パラメーター N/A N/A
52491 14.3 EDK、Zynq-7000 - Zynq PS-PL AXI インターフェイスを最も高い周波数で実行する方法 N/A N/A
52252 Zynq-7000 SoC ZC702 評価キット TRD - Avnet 社の IMAGEON FMC ドーター カードを 14.1 または 14.2 の TRD デザインで使用すると、1080p60 入力が検出されない N/A N/A
50499 14.2 EDK - BOOT.bin を使用して SD または QSPI からブートすると PS_SRST_B がトグルしても PL がコンフィギュレーションされない N/A N/A
51782 EDK-14.3、Zynq-7000 - FSBL で使用されるデフォルト QSPI インターフェイス クロック周波数の値、およびその周波数を高くする方法 N/A N/A
51807 14.2 XMD、Zynq-7000 - PL AXI ポートを使用するアプリケーションを実行する XMD フローが停止する N/A N/A
AR# 52540
日付 05/28/2018
ステータス アクティブ
種類 ソリューション センター
デバイス
  • Zynq-7000
このページをブックマークに追加