You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 5255: SIMPRIM, Timing Simulation - What are "$setup" and "$hold" violations, and how do I fix them? (VHDL, Verilog)
AR# 5255
更新を電子メールで連絡
|
購読解除
SIMPRIM、タイミング シミュレーション - 「$setup」 および 「$hold」 違反について (VHDL, Verilog)
説明
ソリューション
説明
キーワード : SIMPRIM, SIMPRIMS, timing, simulation, violations, $setup, setup, $hold, hold, errors, VHDL, Verilog, back-annotated, simulation, タイミング, シミュレーション, 違反, 設定, ホールド, エラー, バックアノテート
重要度 : 標準
概要 :
シミュレーションでのセットアップタイム違反またはホールドタイム違反が出ます。 どうすればよいですか。
ソリューション
セットアップ/ホールド タイム
特定のレジスタのセットアップまたはホールド タイム内でのレジスタ入力 (データまたはクロック イネーブル) での時間データに変更があった場合に、セットアップ タイムまたはホールド タイム違反がシミュレータで発生します。 セットアップ タイムまたはホールド タイム違反の典型的な原因は次のようになっています。
- このレジスタへのパスに制約が設定されていない。
- 使用しているテストベンチのスティミュラスで、デバイスのセットアップおよびホールド タイムが考慮されていない
- このレジスタに対するパスに制約は設定されているが、指定されたタイミング制約を満たしていない。
- パスに制約は設定されタイミングを満たすようにレポートされているが、クロック スキューは考慮されていない
- このレジスタに対するデータ パスが、非同期である。
(Xilinx Answer 15969)
を参照。
タイミング制約の詳細については、
http://support.xilinx.co.jp/xlnx/xil_tt_product.jsp?sProduct=Timing/Constraints
より、テクニカル ヒント : タイミングと制約を参照してください。
セットアップ タイムまたはホールド タイム違反のデバッグにあたり考慮すべき点
制約が正しく設定されているか。
各デザインには、最低限 PERIOD、OFFSET IN、および OFFSET OUT 制約を設定する必要があります。
レジスタに入力されるすべてのパスに、デザインで追加したタイミング制約が設定されているか。
セットアップまたはホールド タイム違反が発生した場合のエラー メッセージで、レジスタのインスタンス名が表示されます。 このレジスタをデザインで見つけ出し、このレジスタから出力されるパスに制約が正しく設定されているかを確認してください。
シミュレーションでのクロック スピードが、タイミング制約が設定された場合のクロック スピードと一致しているか。
このパスはデバイスへの入力パスか。 入力パスである場合、クロックおよびデータ間の外部のセットアップ タイムが OFFSET IN 制約が設定された場合のセットアップ タイムと一致しているか。
クロック スキューは、解析されるか。
6.1i では、クロック スキューは自動解析されます。 6.1i 以前のバージョンでは、クロック スキューを解析するにはスキュー オプションを使用して TRCE を実行してください。 スキューは、シミュレーションでモデル化されます。
データ パスはクロック境界 (あるクロック周波数から別のクロック周波数へ) を超えるか。 これらのクロックは互いに同期しているか。 これらのクロック間に認識可能なクロック スキューはあるか。
セットアップ タイムの違反がさけられず、このパスが非同期な場合は、
(Xilinx Answer 15969)
を参照してください。
上記の質問への答えを考慮すれば、セットアップ/ホールド タイム違反の原因を断定できるきっかけとなります。 また、シミュレーションがうまくいくようにデザインに変更を加える必要が出てきます。
上記の答えを考慮しても原因がわからない場合は、シミュレーションでパスをさかのぼって調べ、原因を究明する必要があります。
1. デザインの階層を参照し、セットアップ違反が発生したレジスタに接続された信号を追加します。
2. セットアップ違反が発生した信号を検出し、そのパスに戻って調べます。
3. セットアップ タイムの違反の原因となったパッドまたは同期エレメントを指定できるまでパスをさかのぼって調べます。 コンポーネントに入力が、1 つ以上含まれている場合は、アクティブなドライバ (例 最後に変更した入力) をさかのぼって調べます。
4. これで、違反の原因を検出し、指定したソースおよびデスティネーション間のタイミングを解析できるようになります。 これで、問題は解決できるはずです。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 5255
日付
02/18/2013
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる