UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 52677: AXI Bridge for PCI Express v1.04.a - 複数のメモリ読み出し要求を上方向に送信すると、コアで致命的なエラーが発生する

AR# 52677

AXI Bridge for PCI Express v1.04.a - 複数のメモリ読み出し要求を上方向に送信すると、コアで致命的なエラーが発生する

説明

問題のあったバージョン : v1.04.a
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 44969) を参照

複数のメモリ読み出し要求を上方向に送信すると、コアで致命的なエラーが発生します。

ソリューション

これは既知の問題で、次のコア リリースで修正される予定です。コアの出力先である受信バッファー スペースが入力される完了信号に対して管理できていないため、この問題が発生します。メモリ読み出し要求は、利用可能な完了ヘッダーおよびデータ スペースを考慮せずに送信されます。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 52677
日付 03/29/2013
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCI Express (PCIe)

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加