We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53008

14.x - PAR で「WARNING:Par:100 - Design is not completely routed. There are 1 signals that are not completly routed in this design.」というエラー メッセージが表示される


エラー メッセージは表示されませんが、PAR で次のような警告メッセージが表示されて終了する Spartan-6 デバイス デザインがあります。

WARNING:Par:100 - Design is not completely routed. There are 1 signals that are not completely routed in this design. See the "<>.unroutes" file for a list of all unrouted signals.
Check for other warnings in your PAR report that might indicate why these nets are unroutable.
These nets can also be evaluated in FPGA Editor by selecting "Unrouted Nets" in the List Window


配線されていないネットがごくわずか存在する場合、FPGA Editor から手動で配線できる可能性があります。

この場合、関連するネットは、BUFGMUX コンポーネントからのクロック信号です。

ISE 14.x の場合、配線でデザイン エラーが発生しますが、13.x では問題ありません。

手動による配線でこの問題を解決できない場合、替わりに、デザインの BUFGMUX について ISE 13.x で問題なかった同じ配置を ISE 14.x でも使用します。

ISE 13.x の FPGA Editor を用いてこれらのコンポーネントの位置を確認し、対応する制約を使用してください。

INST "<>/clkout1_buf" LOC=BUFGMUX_X?Y?;

これにより、ISE 14.x でデザインの配線を完了できるようになります。

AR# 53008
日付 07/31/2014
ステータス アクティブ
種類 一般
  • Spartan-6
  • ISE Design Suite - 14