UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53119

2.00.a - ChipScope Artix-7 GTP IBERT - カスタマイズ GUI で REFCLK1 が選択されている場合でも、PLL0 および PLL1 の REFCLK0 が常に使用される

説明

GUI で IBERT をカスタマイズする際に REFCLK1 を選択しても、.bit ファイルをボードにダウンロードすると REFCLK0 が使用されます。

PLL0REFCLKSEL[2:0] または PLL1REFCLKSEL[2:0] は常に 3'b001 です。

ソリューション

これは、Artix-7 FPGA にのみ影響する問題です。

REFCLK1 を使用する場合にこの問題を回避するには、手動で COMMON IBERT ポート設定で PLL0/1REFCLKSEL[2:0] を 3'b010 に変更してください。

IBERT ビットストリームを読み込んだ状態で、ChipScope Analyzer で次を実行します。

1) IBERT コンソールを開きます。
2) [Port Settings] タブをクリックして [Common View] をオンにし、PLL0REFCLKSEL (または PLL1 を使用する場合は PLL1REFCLKSEL) を 0x2 に設定します。

これにより、AC701 ボードでバンク 213 で 2 つ目のクロック (SFP_MGT_CLK1) が使用できるようになります。 

ibert.jpg

AR# 53119
日付 12/19/2014
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
ツール
  • ChipScope Pro - 14.3
  • ISE Design Suite - 14.3
  • Vivado Design Suite - 2012.3
このページをブックマークに追加