UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53542

LogiCORE IP Serial RapidIO Gen2 v1.6 (ISE 14.4 / Vivado 2012.4) - 6.25Gbaud x2 および 6.25Gbaud x4 のコア コンフィギュレーションでリンクがトレイン ダウンする場合がある

説明


問題のあったバージョン : v1.6
修正されたバージョンやその他の既知の問題: (ザイリンクス アンサー 52797)

6.25Gbaud x2 および 6.25Gbaud x4 のコア コンフィギュレーションで生成された Virtex-7 および Kintex-7 FPGA GT ラッパーでリンクがトレイン ダウンする可能性があります。この問題はプロダクション デバイスのラッパーでのみ見られ、IES および GES のラッパーでは見られません。

注記 : Virtex-7/Kintex-7 FPGA プロダクション デバイスのラッパーと共にリリースされている最初のバージョンが v1.6 です。

ソリューション


この問題は既知の問題であり、今後のリリースで修正される予定です。

この問題を回避するには、GT ウィザードでラッパーを生成し、それを LogiCORE IP Serial RapidIO Gen2 v1.6 コアで生成された GT 用のラッパーと置き換えます。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/12/18 - 初版
AR# 53542
日付 12/18/2012
ステータス アクティブ
種類 既知の問題
IP
  • Serial RapidIO
このページをブックマークに追加