UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53769

14.x EDK - クロック ジェネレーターにクロック バッファーが追加されないようにする方法

説明


PlanAhead プロジェクトに EDK デザインがサブモジュールとして含まれています。XPS で XPS デザインのクロック ジェネレーター ブロックにクロック バッファーが挿入されないようにする必要があります。

その方法を教えてください。

ソリューション


EDK プロジェクトの外部ポートにバッファーが追加されないようにするには、MHS ファイルを開き、外部クロック ポートに BUFFER_TYPE=none キーワードを指定します。『プラットフォーム仕様フォーマット リファレンス マニュアル』 (UG642) の 19 ページを参照してください。

たとえば、次のように変更します。

変更前
PORT CLK_P = CLK, DIR = I, DIFFERENTIAL_POLARITY = P, SIGIS = CLK, CLK_FREQ = 200000000
PORT CLK_N = CLK, DIR = I, DIFFERENTIAL_POLARITY = N, SIGIS = CLK, CLK_FREQ = 200000000

変更後
PORT CLK_P = CLK, DIR = I, DIFFERENTIAL_POLARITY = P, SIGIS = CLK, BUFFER_TYPE=none, CLK_FREQ = 200000000
PORT CLK_N = CLK, DIR = I, DIFFERENTIAL_POLARITY = N, SIGIS = CLK, BUFFER_TYPE=none, CLK_FREQ = 200000000
AR# 53769
日付 01/22/2013
ステータス アクティブ
種類 一般
ツール
  • EDK - 14
このページをブックマークに追加