AR# 53920


7 シリーズ GTX - Virtex-7 から Kintex-7 に切り替えると配置エラーが発生する


7 シリーズ GTX を使用しています。 

以前に、Virtex-7 デザインがありました。 

Kintex-7 に移行しようとすると、次のようなエラー メッセージが表示されます。

Place:1415 - Unroutable Placement! A BUFDS / MMCM clock component pair have been found that are not placed at a routable BUFDS / MMCM site pair.
The BUFDS component <u_ten_gig/u_pcs_pma_gtx/ten_gig_eth_pcs_pma_block/gt_usrclk_source/ibufds_instQ1_CLK0> is placed at site <IBUFDS_GTE2_X0Y5>.
The corresponding MMCM component <u_ten_gig/u_pcs_pma_gtx/ten_gig_eth_pcs_pma_block/clkgen_i> is placed at site <MMCME2_ADV_X0Y4>.
The pair can use the fast path between them if the BUFDS and MMCM are both placed in the same clock region.
You may want to analyze why this problem exists and correct it. This placement is UNROUTABLE in PAR and therefore, this error condition should be fixed in your design.
You may use the CLOCK_DEDICATED_ROUTE constraint in the .ucf file to demote this message to a WARNING in order to generate an NCD file.
This NCD file can then be used in FPGA Editor to debug the problem.
A list of all the COMP.PINS used in this clock placement rule is listed below.
These examples can be used directly in the .ucf file to demote this ERROR to a WARNING.
   < PIN "u_ten_gig/u_pcs_pma_gtx/ten_gig_eth_pcs_pma_block/gt_usrclk_source/ibufds_instQ1_CLK0.O" CLOCK_DEDICATED_ROUTE = FALSE; >
   < PIN "u_ten_gig/u_pcs_pma_gtx/ten_gig_eth_pcs_pma_block/clkgen_i.CLKIN1"CLOCK_DEDICATED_ROUTE = FALSE; >




Virtex-7 アーキテクチャでは、同じクロック領域に IBUFDS_GTE2 および MMCM が配置されている場合は、クロック バッファーなしでも接続できます。

ただし、Kintex-7 では、IBUFDS_GTE2 によって MMCM クロック入力が直接駆動されません。

間に BUFG または BUFH を挿入する必要があります。

AR# 53920
日付 12/09/2014
ステータス アクティブ
種類 一般
Boards & Kits
People Also Viewed