AR# 54006

Vivado 合成 - Verilog インクルード ファイルへのパスを設定する方法

説明

Vivado 合成で Verilog インクルード ファイルに対して正しいパスを定義する方法を教えてください。

ソリューション

インクルード ファイルのディレクトリを定義するために使用できる方法は、次のとおりです。

  • include 文を含む HDL ファイルと同じディレクトリにインクルード ファイルを配置する
  • .runs ディレクトリ内で Synth フォルダーの名前 (synth_1、synth_2 など、run に該当するもの) に相対的なパスを HDL `include 文で設定する。

プロジェクト (GUI) モード:

  • [Verilog Include Files Search Paths] を使用する

[Tools] → [Settings] → [General] → [Verilog options] → [Verilog Include Files Search Paths] をクリックします

非プロジェクト モード:

  • Vivado 合成に対して -include_dirs オプションを使用する。 

これは、synth_design Tcl コマンドに -include_dirs オプションを渡すことによって、コマンド ライン オプションとして入力できます。

-include_dirs /home/project_1/include_directory/ - 完全パス。

-include_dirs ../../includes - .runs ディレクトリ内の Synth フォルダーの名前 (synth_1、synth_2 など、run に該当するもの) からの相対パス。

AR# 54006
日付 02/12/2018
ステータス アクティブ
種類 既知の問題
ツール