UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54071

14.x タイミング解析 - UG612 に Register-to-Register パスのホールド解析がクロックのばらつきにより影響されると記述されている

説明

UG612 (図 3-5) に Register-to-Register パスのホールド解析がクロックのばらつき (Clock Uncertainty) により影響されると記述されているのはなぜですか。

ソリューション


入力例 (Input Example) の図は正しく、ホールド解析はクロックのばらつきに影響されます。

Register-to-Register の図は、これらのレジスタが同じ BUFG/BUFR/BUFIO コンポーネントを共有しているように描かれているため、正しくありません。2 つの同期エレメントが同じクロック ネットワークを共有する場合、ホールド解析はクロックのばらつきに影響されません。 2 つの同期エレメントが同じクロック ネットワークを共有しない場合は、クロックばらつきがホールド解析に影響します。
AR# 54071
作成日 01/31/2013
最終更新日 01/31/2013
ステータス アクティブ
タイプ 一般
ツール
  • ISE Design Suite - 13
  • ISE Design Suite - 14