UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54190

Zynq-7000 AP SoC、APU のデザイン アドバイザリ - L2 キャッシュ操作が実行されるには slcr.L2C_RAM レジスタをプログラムする必要がある

説明

L2 キャッシュ操作が正しく実行されるようにするには、L2 キャッシュをイネーブルにする前に、ユーザー コードによって slcr.L2C_RAM レジスタ (アドレス 0xF800_0A1C) を値 0x0002_0202 にプログラムする必要があります。非常に稀ですが、リセット値 (0x0001_0101) によって L2 キャッシュが無効なデータを返すことがあります。

ソリューション

ユーザー コード (FSBL またはほかのユーザー コード) によっては、L2 キャッシュをイネーブルにする前に、slcr.L2C_RAM レジスタを値 0x0002_0202 に設定できます。
注記 : L2 キャッシュはリセット後にディスエーブルになり、BootROM ではイネーブルになりません。

ザイリンクス EDK/SDK 14.4 リリースの場合 :

  1. このアンサーの一番下にある ZIP をダウンロードします。
  2. boot.s ファイルをザイリンクス EDK/SDK インストール ディレクトリ (例 : C:\Xilinx\14.4\ISE_DS\EDK) に抽出します。
  3. boot.s ファイルが gcc ディレクトリ (例 : C:\Xilinx\14.4\ISE_DS\EDK\sw\lib\bsp\standalone_v3_08_a\src\cortexa9\gcc) に書き込まれたかどうかを確認します。

 

影響のあるシステム : SDK 14.4 またはそれ以前のバージョンを使用するすべてのシステム

回避策 : このパッチは今後の SDK リリースで含まれるようになる予定です。レジスタ書き込みは、ソフトウェアの以前のバージョンに追加できます。

注記 : slcr.l2C_RAM レジスタは前もって予約されています。 『Zynq-7000 AP SoC テクニカル リファレンス マニュアル (TRM)』 (v1.5) に「予約」として追加されています。

添付ファイル

関連添付ファイル

タイトル サイズ File Type
ar54190.zip 5 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47915 Zynq-7000 AP SoC デバイスのデザイン アドバイザリのマスター アンサー N/A N/A
AR# 54190
作成日 02/13/2013
最終更新日 05/08/2013
ステータス アクティブ
タイプ Design_Advisory
デバイス
  • Zynq-7000