UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54190

Zynq-7000 SoC、APU のデザイン アドバイザリ - L2 キャッシュ操作には slcr.L2C_RAM レジスタをプログラムする必要がある

説明

L2 キャッシュ操作が正しく実行されるようにするには、L2 キャッシュをイネーブルにする前に、ユーザー コードで slcr.L2C_RAM レジスタ (アドレス 0xF800_0A1C) を値 0x0002_0202 にプログラムする必要があります。非常にまれですが、リセット値 (0x0001_0101) により L2 キャッシュから無効なデータが返されることがあります。

ソリューション

L2 キャッシュをイネーブルにする前に、ユーザー コード (FSBL またはその他のユーザー コード) で slcr.L2C_RAM レジスタの値を 0x0002_0202 に設定します。
注記: L2 キャッシュはリセット後にディスエーブルになり、BootROM によりイネーブルにされることはありません。

ザイリンクス EDK/SDK 14.4 リリースの場合:

  1. このアンサーに添付されている ZIP をダウンロードします。
  2. boot.s ファイルをザイリンクス EDK/SDK インストール ディレクトリ (例: C:\Xilinx\14.4\ISE_DS\EDK) に解凍します。
  3. boot.s ファイルが gcc ディレクトリ (例: C:\Xilinx\14.4\ISE_DS\EDK\sw\lib\bsp\standalone_v3_08_a\src\cortexa9\gcc) にあることを確認します。

 

対象となるシステム: SDK 14.4 以前のバージョンを使用するすべてのシステム。

回避策: このパッチは今後の SDK リリースに含まれる予定です。以前のバージョンのツールでは、レジスタ書き込みを追加できます。

注記: slcr.l2C_RAM レジスタは以前は予約されていました。『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) v1.5 には「予約」として追加されています。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
ar54190.zip 5 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47915 Zynq-7000 SoC デバイスのデザイン アドバイザリのマスター アンサー N/A N/A
AR# 54190
日付 05/28/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加