AR# 54209

Virtex-7 FPGA VC707 評価キット - UG885 (v1.2) - Linear BPI Flash Memory コンフィギュレーションの EMCCLK 設定が正しくない

説明

『VC707 評価ボード ユーザー ガイド』 v1.2 (UG885) の 15 ページと 16 ページに、Virtex-7 FPGA VC707 評価キットの Linear BPI Flash Memory について説明されています。

このセクションでは、データ レートが最大 40MHz と記述され、最速のコンフィギュレーション方法では、FPGA の EMCCLK ピンに接続された外部 80MHz オシレーターが、コンフィギュレーション クロックを 2 で分周するために構築されたビットストリームと一緒に使用されると記述されています。

72 ページ目にも、最も速いコンフィギュレーション速度が 40MHz で、EMCCLK を 2 で分周する bitgen オプションを使用することについて記述されています。

これらは正しい情報ですか。

ソリューション

『VC707 評価ボード ユーザー ガイド』 v1.2 (UG885) には、Linear BPI Flash Memory のデータ レートが 40MHz と記述されていますが、正しくは 80MHz です。

80MHz はサポートされているので、最速のコンフィギュレーション方法では、FPGA の EMCCLK ピンに接続された外部 80MHz オシレーターが、コンフィギュレーション クロックを 1 で分周するために構築されたビットストリームと一緒に使用されます。

『VC707 評価ボード ユーザー ガイド』 (UG885) v1.3 は、この情報を含めてアップデートされています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45382 Virtex-7 FPGA VC707 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 54209
日付 01/13/2014
ステータス アクティブ
種類 一般
Boards & Kits