AR# 54276

説明

ソリューション

これらのパスに制約を設定することは可能で、次の方法があります。

1. TPSYNC (Timing Point Synchronization) を使用。
   これはタイミング解析のあるポイント、または複数ポイントのまとまりをフラグする制約です。
   NET/INSTANCE または PIN に直接使用することができ、また、プリミティブの出力に適用する場合は、その入力すべてが自動的に選択されます。
   UCF 構文 :
   NET/INSTANCE/PIN  "net/instance/pin name" TPSYNC = identifier;
       TIMESPEC TS01 = TO tpsync_identifer value units;
   識別子がほかのエレメントと使用される場合は、タイミング解析で、それらをすべてまとめて制約が設定されます。
   
   
2. TPSYNC が機能しないような場合は、最大遅延 (MAXDELAY) を使用することも可能です。
   この制約は、ネットに設定可能な最大遅延を定義します。
   これは BUFR などのクロック リソースの一部で見られるケースです。
   こうしたケースでは、テクノロジ特性化が行われていないため、タイミング レポートで CLR および CE ピンに接続されているパスが認識されず、MAXDELAY を使用する必要があります。 
   UCF 構文 : NET "net name" MAXDELAY = value units; 

これらの制約の詳細は、『制約ガイド』 (UG625) を参照してください。