UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54378

MIG Virtex-6 v3.92 QDRII+ - カスタム ピン配置の検証中に間違った DRC エラーが発生する

説明

問題の発生したバージョン : MIG Virtex-6 および Spartan-6 v3.92
修正バージョン : 未修正

MIG v3.91 で生成されたカスタム ピン配置では、MIG v3.92 でピン配置検証中に次のようなエラー メッセージが表示されることがあります。

Error.png

ソリューション


エラー メッセージが表示された場合、ピン配置に違反がないかどうかを確認し、違反がなければこのメッセージは無視しても問題ありません。 

これは MIG v3.92 で Qvalid 信号が削除されたことによる既知の問題で、MIG v3.92 デザインを生成できない可能性があります。 

この問題を回避するには、次の手順を実行してください。

  1. MIG v3.91 で固定ピン配置デザインを生成します。 
  2. MIG v3.92 でデフォルト デザインを生成します。
  3. MIG v3.91 の UCF ファイルをコピーし、MIG v3.92 の UCF と置き換えます。
  4. MIG v3.91 の example_design.v および <user_design>.v にある最上位パラメーターを、MIG v3.92 デザインの対応するパラメーターと置き換えます。
     
改訂履歴
2013/02/21 - 初版
AR# 54378
作成日 02/21/2013
最終更新日 08/18/2014
ステータス アクティブ
タイプ 既知の問題
デバイス
  • Virtex-6
IP
  • MIG